lojik devreler laboratuarı deney föyü

Transkript

T.C.
BOZOK ÜNİVERSİTESİ
ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ BÖLÜMÜ
LOJĐK DEVRELER
LABORATUARI DENEY FÖYÜ
Haziran 2009
ĐÇĐNDEKĐLER
…………………………………………….
1
………………………………………………………….
1
………………………………………………………
1
…………………………………………………………..
1
Deney-1 Temel Kapı Devreleri
1.1 Ön Çalışma
1.2 Deneyin Amacı
1.3 Ön Bilgiler
1.3.1 VEYA kapısı
…………………………………………………
1.3.1 Diyot ile VEYA kapı devresi
………………………..
2
…………………..
2
……………………………………………………
3
1.3.2 Transistör ile VEYA kapı devresi
1.3.5 VE kapısı
1.3.5.1 Diyot ile VE kapı devresi
…………………………..
4
…………………….
4
………………………………………………….
5
1.3.5.2 Transistör ile VE kapı devresi
1.3.6 Değil kapısı
1.4 Deneyde Kullanılacak Cihazlar ve Devre Elemanları
1.5 Deney Çalışması
1
…………….
6
…………………………………………………...
6
………………………………………………
6
1.6 Deney Đle Đlgili Sorular
Deney-2 Temel Kapı Devreleri Kullanılarak Lojik
Fonksiyonların Gerçekleştirilmesi
2.1 Ön Çalışma
2.2 Deneyin Amacı
2.3 Ön Bilgiler
…………
7
………………………………………………………….
7
………………………………………………………
7
……………………………………………………………
7
2.3.1 Boolean fonksiyonlarının basitleştirilmesi
………………….
7
2.3.1.1 Đki değişkenli karnough diyagramı
………………..
8
2.3.1.2 Üç değişkenli karnough diyagramı
……………….
8
2.3.1.3 Dört değişkenli karnough diyagramı
………………
8
………………………………
9
2.3.1.4 Đsteğe bağlı durumlar
ii
…………….....
9
……………………………………………………..
10
………………………………………………
10
2.7 Katalog Bilgileri
……………………………………………….
10
…………………………………
12
…………………………………………………………..
12
………………………………………………………
12
……………………………………………………………
12
Deney-3 Kombinasyonel Lojik Devreler-I
3.1 Ön Çalışma
3.2 Deneyin Amacı
3.3 Ön Bilgiler
3.3.1 Toplayıcılar
3.3.2 Çıkarıcılar
…………………………………………………
12
…………………………………………………..
14
……………….
17
……………………………………………………..
17
………………………………………………
17
……………………………………………....
17
………………………………..
18
…………………………………………………………..
18
………………………………………………………
18
…………………………………………………………..
18
Deney-4 Kombinasyonel Lojik Devreler-II
4.1 Ön Çalışma
4.2 Deneyin Amacı
4.3 Ön Bilgiler
4.3.1 Kod çözücüler (decoders)
4.3.2 Kodlayıcılar (encoders)
………………………………….
18
…………………………………….
21
……………….
23
……………………………………………………..
23
……………………………………………..
23
………………………………………………
24
…………………………………
25
………………………………………………………….
25
Deney-5 Kombinasyonel Lojik Devreler-III
5.1 Ön Çalışma
iii
5.2 Deneyin Amacı
5.3 Ön Bilgiler
……………………………………………………..
25
…………………………………………………………..
25
5.3.1 Çoğullayıcılar (multiplexers)
5.3.2 Seçiciler (demultiplexers)
……………………………….
25
…………………………………
27
……………….
28
..…………………………………………………..
28
.…………………………………………….
28
……………………………………………….
28
………………………………………….
30
………………………………………………………….
30
………………………………………………………
30
…………………………………………………………..
30
Deney-6 Ardışık Lojik Devreler-I
6.1 Ön Çalışma
6.2 Deneyin Amacı
6.3 Ön Bilgiler
6.3.1 RS flip-flop
…………………………………………………
30
2.6.3.2 D flip-flop
…………………………………………………..
32
6.3.3 JK flip-flop
…………………………………………………
34
………………
35
……………………………………………………...
35
……………………………………………..
35
……………………………………………….
36
…………………………………………
37
………………………………………………………….
37
………………………………………………………
37
…………………………………………………………..
37
……………………………………………………..
37
………………………………………………..
39
Deney-7 Ardışık Lojik Devreler-II
7.1 Ön Çalışma
7.2 Deneyin Amacı
7.3 Ön Bilgiler
7.3.1 Register
7.3.2 Shift register
iv
………………
40
…………………………………………………….
41
……………………………………………..
41
……………………………………………….
41
Deney-8 Asenkron Sayıcılar
……………………………………………….
42
………………………………………………………….
42
………………………………………………………
42
…………………………………………………………..
42
8.1 Ön Çalışma
8.2 Deneyin Amacı
8.3 Ön Bilgiler
8.3.1 Ripple sayıcı
………………………………………………..
43
8.3.2 Display etme
………………………………………………..
44
……………….
45
…………………………………………………….
46
………………………………………………
46
……………………………………………….
46
…..……………………………………………..
48
…………………………………………………………
48
……………………………………………………..
48
…………………………………………………………..
48
Deney-9 Senkron Sayıcılar
9.1 Ön Çalışma
9.2 Deneyin Amacı
9.3 Ön Bilgiler
9.3.1 Senkron sayıcı
9.3.2 Ring sayıcı
………………………………………………
48
…………………………………………………
48
………………
49
…………………………………………………….
50
……………………………………………..
50
……………………………………………….
50
……………………………………..
51
…………………………………………………………
51
……………………………………………………..
51
Deney-10 Aritmetik Lojik Đşlem Birimi
10.1 Ön Çalışma
10.2 Deneyin Amacı
v
10.3 Ön Bilgiler
………………………………………………………….
10.3.1 Aritmetik lojik işlem birimine giriş
10.3.2 74LS181 Aritmetik lojik işlem birimi
……………………….
51
……………………..
51
51
………………
52
……………………………………………………
53
……………………………………………
53
vi
Mühendisliğ Bölümü
Elektrik Elektronik Mühendisliği
Lojik Devre Laboratuarı
DENEY-1 TEMEL KAPI DEVRELERĐ
DEVRELER
1.1 Ön Çalışma
Deney çalışmasında
masında yapılacak uygulamaların benzetimlerini yaparak, sonuçlarını ön çalışma
çalı
raporu olarak hazırlayınız.
1.2 Deneyin Amacı
Temel kapı işlemlerinin
lemlerinin ve bu işlemleri gerçekleştiren
tiren kapı devrelerinin incelenmesi ve
gerçekleştirilmesi.
1.3 Ön Bilgiler
Bilindiğii gibi sayısal (dijital) elektronik sistemler temel mantık kurallarına uygun çalışan
çalı
sistemlerdir. Bu tür sistemlerde gerek giriş,
giri gerekse çıkış iki farklı
lı duruma sahip olabilir (0 veya
1) ve bu tür sayı sistemlerine ikili (binary) sayı sistemi denir. En basitinden en karmaşığına
karma
kadar
bütün mantık devrelerinde bu sayı sistemi kullanılır. Temel olarak üç lojik kapı mevcuttur.
Bunlar VEYA (OR), VE (AND), DEĞĐL
DE L (NOT, INVERTER) kapılarıdır. Bu temel kapıların
kombinasyonlarından diğer
er kapı türevleri elde edilebilir.
Bunlar;
NOT-AND
NAND
(VE-DEĞĐL kapısı)
NOT-OR
NOR
(VEYA-DEĞĐL kapısı)
EX-OR
(Exlusive OR kapısı)
EX-NOR
(Exlusive NOR kapısı)
Bu deney çalışmasında
masında yukarıda belirtilen temel lojik kapılar diyot ve transistörlerle kurulan
çeşitli devrelerle oluşturulacaktır.
turulacaktır. Bilindiği
Bilindi i gibi, transistörler yükselteç (amplifier) olarak geniş
geni
bir uygulama alanına sahiptir. Genel olarak bir transistör üç tür çalışma
ça ma durumuna sahiptir.
•
•
•
Kesim durumu (Cut-off)
Aktif durumu
Doyum durumu (Saturation)
Transistörlerin kullanıldığı
ğı diğer
diğer önemli bir alan ise sayısal elektroniktir. Bu tür uygulamalarda
transistörün kesim ve doyum çalışma
çalı
durumlarından yararlanılır. Bir transistörün baz (base)
akımı sıfır olduğunda,
unda, o transistör doyum durumuna geçer. Kesimde olan bir transistörde
kolektör-emiter
emiter arası açık devre, doyumda olan bir transistörde ise kısa devre gibi davranır. Bu
çalışma
ma durumuna transistörün anahtarlama (switching)
(swit
çalışma
ma durumu denir.
1.3.4 VEYA kapısı
VEYA (OR) kapı devresinin sembolü ve doğruluk
do
tablosu (truth table) Şekil 1.1 ve Tablo 1.1’de
görülmektedir. Bu doğruluk
ruluk tablosunu sağlayacak
sa
birçok değişik
şik VEYA kapı devresi
oluşturulabilir.
turulabilir. Bu deneyde bunlara
bunlara iki farklı örnek verilecek ve incelenecektir.
1
DEVRELER
Tablo 1.1 Veya kapısı doğruluk
do
tablosu
GĐRĐŞLER
LER ÇIKIŞ
A
B
F
0
0
0
0
1
1
1
0
1
1
1
1
Şekil 1.1 Veya kapısı sembolü
1.3.4.1 Diyot ile VEYA kapı devresi
Şekil 1.2’de diyotlarla gerçekleştirilen
gerçekle
iki girişli
li bir VEYA kapısı görülmektedir. Bu devrede her
iki girişee de lojik 0 uygulandığında
uygulandığ
(pozitif lojiğe göre 0 volt) DA ve DB diyotlarının her ikisi de
kesim durumundadır. Çünkü diyotun iletime geçebilmesi için doğru
do ru yönde polarlanması gerekir.
Bu durum ise Şekil
ekil 2.3’de görüldüğü
görüldü gibi diyotun anot ile katott arasındaki potansiyel farkın
(VAK) anot katottan daha pozitif olmak şartı
artı ile, silikon diyot için 0.6 V’dan germanyum diyot
için 0.2 V’dan büyük olması gerekir. Girişlerin
Giri lerin her ikisine de ‘0’ V uygulandığında,
uygulandı
diyotların
her ikisi de kesim durumunda olduğundan
oldu
VEYA kapı devresi çıkışıı F lojik 0 değerine
de
sahiptir.
Girişlerin
lerin en az bir tanesine lojik 1 uygulandığında
uygulandı ında (+5V) ilgili diyot doğru
doğ yönde polarlanarak
girişteki
teki lojik 1 seviyesi F çıkış
çıkı noktasına aktarılır. Bu arada iletimdeki diyot üzerinde 0.6 V
gerilim düşümü
ümü (silikon için) olacaktır. Sonuç olarak girişlerin
giri lerin hepsi lojik 0 olduğunda
oldu
F çıkışı
lojik 0, girişlerden
lerden herhangi biri veya her ikisi de lojik 1 olduğunda
oldu unda F çıkışı
çıkı lojik 1 durumuna
geçmektedir.
Şekil 1.2 Diyot ile VEYA kapı devresi
Şekil 1.3 VAK
1.3.4.2 Transistör ile VEYA kapı devresi
Şekil 1.4’te transistörlerden oluşan
olu
iki girişee sahip bir VEYA kapı devresi görülmektedir. Bu
devrede girişlerden
lerden her ikisi de lojik 0 olduğunda
oldu
TA ve TB transistörleri kesim durumundadır.
2
DEVRELER
Bunun anlamı, her iki transistörün de kesim durumunda olmalarından dolayı R direnci üzerinden
herhangi bir akım geçmeyecek ve F çıkışı
çıkı ı lojik 0 durumunda kalacaktır. Girişlerden en az bir
tanesi lojik 1 olduğunda
unda ilgili transistör iletime (transistörün doyum durumu) geçer. Bu durumda
I akımı R direnci üzerinden devresini tamamlayarak F çıkışı
çıkı ı üzerinde bir gerilim düşümüne
dü
neden olur. Bu F çıkışıı lojik 1 değerinde
de
olduğu anlamına gelir.
Şekil 1.4 Transistörlü VEYA kapısı
1.3.5 VE Kapısı
VE (AND) kapı devresinin sembolü ve doğruluk tablosu Şekil
ekil 1.5 ve Tablo 1.2’de
görülmektedir. Bu kapının çıkışı,
çıkı her iki girişinin de ‘1’olduğuu durumda ‘1’, diğer
di
durumlarda
‘0’dır. VEYA kapısında olduğu gibi VE kapısının yapımı için de iki örnek verilecektir.
Tablo 1.2 VE kapısı doğruluk
do
tablosu
GĐRĐŞLER
ĐŞLER
A
B
0
0
0
1
1
0
1
1
Şekil 1.5 VE kapısı
3
ÇIKIŞ
F
0
0
0
1
DEVRELER
1.3.5.1 Diyot ile VE kapı devresi
Diyotlu VE kapısı Şekil 1.6’da görülmektedir. Bu devrede her iki girişte
giri te lojik 0 olduğunda
oldu
DA ve
DB diyotlarının her ikisi de doğru
do
yönde polarlanacağından
ından dolayı F çıkışında
çıkı
sadece 0.6V
görülecektir. Bu potansiyel farkı diyot üzerinde düşen
dü
VAK gerilimidir ve lojik 0 olarak
değerlendirilir. Girişlerden
lerden bir tanesi lojik 0, diğeri
di eri lojik 1 seviyesinde olduğunda
old
durum
değişmeyecektir.
meyecektir. Çünkü bu durumda diyotlardan biri iletimde, diğer
diğer ise kesimdedir. Đletim
durumundaki diyotun girişi
şi lojik 0 olduğundan
oldu
dolayı F çıkışıı bu diyot seviyesinde şaseye
bağlandığıı için lojik 0 seviyede olacaktır. Bu devrede her iki giriş lojik 1 seviyesinde olduğunda,
oldu
diyotlar ters yönde polarlanmış olacak ve besleme gerilimi (+VCC) F çıkışı üzerinde görülecektir.
Bu çıkış ise lojik 1 olarak değerlendirilmektedir.
ğerlendirilmektedir.
Şekil 1.6 Diyotlu VE kapısı
1.3.5.2 Transistör ile VE kapı devresi
Şekil 1.7’deki devrede ise transistörle gerçekleştirilen
gerçekle tirilen bir VE kapı devresi görülmektedir. Bu
devrede girişlerden
lerden her ikisi de lojik 0 olduğunda
oldu
TA ve TB transistörleri kesim durumunda
olacaktır. Bunun sonucunda C1 noktasında VCC gerilimi görülecek ve bu gerilim TF transistörünü
iletime geçirecektir. Sonuç olarak F çıkışı
çıkı lojik 0 durumuna gelecektir.
Girişlerin
lerin her ikisi de lojik 1 seviyesinde olduğunda,
oldu
TA ve TB transistörlerinin her ikisi de iletim
durumunda olacak ve C1 noktası şaseye bağlanmış olacaktır. Bu durumda ise TF transistörü
kesim durumuna geçecek ve F çıkışı
çıkı lojik 1 seviyesine gelecektir.
4
DEVRELER
Şekil 1.7 Transistörlü VE kapısı
1.3.6 Değil Kapısı
Değil (NOT) kapısının sembolü
olü ve doğruluk
do
tablosu Şekil 1.8 ve Tablo 1.3’de görülmektedir. Bu
kapı ile uygulanan lojik sinyal terslenmektedir.
terslenmektedir
Tablo 1.3 Değil
do
ğil kapısı doğruluk
tablosu
GĐRĐŞ
A
0
1
ÇIKIŞ
F
1
0
Şekil 1.8 Değil
ğil kapısı
Girişine
ine uygulanan lojik 0 işaretini
iş
çıkışa lojik 1, lojik 1 işaretini
olara çıkışa
aretini ise lojik 0 olarak
aktarmaktadır. Şekil 1.9’da ise DEĞĐL
DE L kapısının transistörle gerçekleştirilmiş
gerçekle
devresi
görülmektedir. Bu devrede girişe
giri lojik 0 uygulandığında
çıkı
ında transistör kesimde ve F çıkışında
VCC
5
DEVRELER
gerilimi görülecektir. Bu ise lojik 1 olarak
o
değerlendirilir. Girişee lojik 1 verildiğinde
verildi
ise transistör
iletime geçerek F çıkış noktası şaseye
ş
bağlanmış olur ve F çıkışında
ında lojik 0 seviyesi görülür.
Şekil 1.9 Transistörlü Değil kapısı
•
•
•
•
•
•
•
•
•
•
•
•
Cadet Masterlab deney seti
1 adet AVO metre
2 adet 1N400X Diyot
4 adet LED Diyot
3 adet
et BC237 Transistör
2 adet 33K ohm Direnç
1 adet 270 ohm Direnç
Bağlantı Kabloları
1. Şekil 1.2 ve 1.4’deki VEYA kapı devrelerini kurarak, doğruluk
do ruluk tablolarını çıkartınız.
2. Şekil 1.6 ve 1.7’deki VE kapı devrelerini kurarak, doğruluk
do ruluk tablolarını çıkartınız.
3. Şekil 1.9’daki DEĞĐL
L kapı devresini kurarak, doğruluk
do
tablosunu çıkarınız.
nız.
1. Temel kapı devreleri ve doğruluk
doğruluk tablolarını kullanarak NAND, NOR, EXOR ve EXNOR
EXNO
kapı devrelerini çiziniz, doğruluk
ğruluk tablolarını çıkararak çalışmalarını
çalı malarını anlatınız.
2. Entegre devre teknolojileri hakkında bilgi veriniz.
3. Elektronikte kullanılan pasif ve aktif elemanlar hakkında bilgi veriniz.
6
DEVRELER KULLANILARAK LOJĐK
FONKSĐYONLARIN
GERÇEKLE
YONLARIN GERÇEKLEŞTĐRĐLMESĐ
2.1 Ön Çalışma
çalı
2.2 Deneyin Amacı
Tümleşik
üretilmi kapı devreleri kullanarak; indirgenmiş
ik devre olarak üretilmiş
indirgenmi fonksiyonların
2.3 Ön Bilgiler
gerçekle
Bu deneyde lojik ifadelerin, lojik kapı entegre devreleri kullanılarak gerçekleştirilmesi
sadele mesi gerekmektedir.
incelenecektir. Bunun için ilk olarak verilen lojik ifadenin sadeleşmesi
gerekme
Đkinci
olarak, sadeleştirilen
gerçekle
tirilen lojik ifade, entegre kapı devreleri kullanılarak gerçekleştirilecektir.
Son
olarak da girişlere,
gerçekle tirilen devrenin lojik fonksiyonu
lere, lojik 0 ve lojik 1 uygulanarak gerçekleştirilen
sağlayıp sağlamadığıı test edilecektir.
Örnek olarak; aşağıdaki
sadele tirmeleri yaparak sonuç ifadeleri elde
ıdaki ifadeler üzerinde gerekli sadeleştirmeleri
ediniz.
a) F = A(A + B)
b) F = B(A + A)
c) F = AC + AC + C )
d) F = A + B + C + D
e) F = (A + B)C
Not: A + A = 1 olduğundan F = (A + A ) B = B olur.
basitle
2.3.1 Boolean fonksiyonlarının basitleştirilmesi
de
Boolean fonksiyonları, cebirsel yer değiştirmelerle
basitleştirildiğinde
inde özel kurallar gerektirdiği
gerektirdi
için çeşitli güçlüklerle karşılaş
şılaşılmaktadır. Diyagram yöntemi, buu güçlükleri ortadan kaldırmıştır.
kaldırmı
sürülmü
Diyagram yöntemi önce Veitch (1952) tarafından öne sürülmüştür.
geli
Daha sonra Karnough tarafından geliştirilmiştir.
tir. Bu sebeple bu yönteme “Karnough Diyagramı
Yöntemi” denilmektedir.
Bu yöntem en fazla dört değiş
ğişkenli fonksiyonlar için kullanışlı
lı olmaktadır. Beş
Be ve daha fazla
değişkenli
kenli fonksiyonlar için tablo yöntemi kullanılmaktadır.
7
FONKSĐYONLARIN
GERÇEKLE
2.3.1.1 Đki değişkenli
kenli karnough diyagramı
Dört tane minterm’i vardır, X ve Y gibi iki giriş
giri değişkenine sahiptir.
Tablo 2.1 Đki değişkenli karnough diyagramı
2.3.1.2 Üç değişkenli
Bu sistemde sekiz minterm vardır. Dolayısı ile diyagram karelidir. Buradaki satır ve sütun
sıralaması ikili sayı sıralaması gibi olmayıp, Gray Kod’u biçimindedir.
Tablo 2.2 Üç değişkenli karnoguh diyagramı
2.3.1.3 Dört değişkenli
Dört değişkenli
kenli karnough diyagramı aşağıdaki
a
şekilde
ekilde görülmektedir. Dört adet ikili (binary)
değişken
ken için on altı minterm vardır.
Buradaki satır ve sütun sırlaması ikili sayı sıralaması gibi
gibi olmayıp, Gray Kodu biçimindedir.
8
FONKSĐYONLARIN
GERÇEKLE
Tablo 2.3 Dört değişkenli karnough diyagramı
2.3.1.4 Đsteğe bağlı
lı durumlar
Đsteğe bağlı
tamamlanmamı fonksiyonlara ilişkin
lı durumlar tümüyle tamamlanmamış
kin olup, sıfır (0) veya bir (1)
olarak alınabilen şartlardır.
Aşa
artlardır. Aşağıda
bu duruma ilişkin bir örnek verilmiştir.
ştir.
F = ∑ (1,3,7) = xyz + xyz + xy
Boolean fonksiyonu aşağıdaki
iste bağlı şartlar altında basitleştiriniz.
ıdaki isteğe
d = ∑ (0,2,5) = xyz + xyz + xyz
Tablo 2.4 Đsteğe
Đste bağlı
lı durumlar için örnek karnough haritası
Burada isteğe bağlı
lı durumlardan bir tanesi 1 ve iki tanesi 0 olarak alınmıştır.
alınmı
F için
basitleştirilmiş ifade F=z olarak elde edilmiştir.
edilmi
•
•
•
•
•
•
•
•
•
1 adet avometre
1 adet 74LS00
1 adet 74LS02
1 adet 74LS04
1 adet 74LS08
1 adet 74LS32
1 adet 270 ohm direnç
Bağlantı kabloları
9
FONKSĐYONLARIN
GERÇEKLE
1. Aşağıdaki
basitle
ıdaki Boolean fonksiyonları için çarpımların toplamı biçimindeki basitleştirilmiş
ifadeleri
elde ediniz ve elde ettiğimiz
imiz ifadeyi gerekli elemanları kullanarak gerçekleştiriniz.
gerçekleş
a) F(x, y, z) = ∑ (1,2,3,6,7)
b) F(w , x, y, z) = ∑ (2,3,12,13,14,15)
2. NOT, AND ve OR fonksiyonlarını NAND kapılarıyla gerçekleştiriniz.
gerçekle
3. NOT, AND ve OR fonksiyonlarını NOR kapılarıyla gerçekleştiriniz.
gerçekle
4. F = A(B + CD) + B C fonksiyonunu NAND kapılarıyla gerçekleştiriniz.
gerçekle tiriniz.
5. F = A(B + CD) + B C fonksiyonunu NOR kapılarıyla gerçekleştiriniz.
gerçekle
1. F = A (BC + D ) + AC fonksiyonunu sadece NAND kapıları kullanarak gerçekleştiriniz.
gerçekle
2. F = A (BC + D ) + AC fonksiyonunu sadece NOR kapıları kullanarak gerçekleştiriniz.
gerçekle
3. F = AD + A C fonksiyonunu Boolean cebri fonksiyonları yardımıyla çarpım ifadeleri olarak
gerçekle
elde ediniz. Elde edilen fonksiyonu sadece NAND kapı devreleri kullanarak gerçekleştiriniz.
4. F = AB C D + A B C D + A B C D fonksiyonunu Karnough kullanarak indirgeyiniz ve elde edilen
gerçekle
fonksiyonu sadece NAND kapı devreleriyle gerçekleştiriniz.
1. 74LS00 Katalog bilgisi
10
FONKSĐYONLARIN
GERÇEKLE
11
DENEY-3 KOMBĐNASYONEL
NASYONEL LOJĐK
LOJ
DEVRELER-I
3.1 Ön Çalışma
çalı
3.2 Deneyin Amacı
MSI lojik elemanları yardımıyla kombinasyonel lojik devrelerden
ÇIKARICI devrelerin gerçekleştirilerek
gerçekleş
çalışmasının incelenmesi.
TOPLAYICI ve
3.3 Ön Bilgiler
3.3.1 Toplayıcılar
Sayısal bilgisayarların gerçekleştirebildikleri
gerçekle
birçok bilgi işleme şekillerinden
ekillerinden birisi de aritmetik
işlemlerdir.
lemlerdir. En temel aritmetik işlem,
i lem, tek bitlik iki binary sayının toplanmasıdır. Bu basit toplama
işlemi dört farklı işlemden
lemden oluşur.
oluş
0+0=0, 0+1=1, 1+0=1, 1+1=10
Đlk üç işlemde
lemde toplamın boyutu bir bit olmasına rağmen,
ra
dördüncü işlemde
lemde toplayan ve toplanan
binary bilgiler her ikisinin de 1 olması durumunda işlem
i lem sonucunda elde edilen toplamın boyutu
iki bittir. Bu durumda elde edilen sonucun en ağırlıklı
a ırlıklı biti ‘elde’ (carry) olarak adlandırılır.
Đki bit bilginin toplamını
oplamını gerçekleştiren
gerçekle tiren kombinasyonel devrelere yarı toplayıcı (half adder, Şekil
3.1) , üç bit bilginin (en ağırlıklı
ağırlıklı iki bit ve bir önceki devreden gelen elde toplamını
gerçekleştiren
tiren devreye de tam toplayıcı ( full adder), Şekil 3.2 ) denir.
Tablo 3.1 Yarım toplayıcı doğruluk
do
tablosu
GĐRĐŞLER
A
B
0
0
0
1
1
0
1
1
ÇIKIŞLAR
TOPL
LAM ELDE
0
0
1
0
1
0
0
1
Şekil 3.1 Yarım toplayıcı devresi
Şekil 3.2’den de görüldüğü gibi bir tam toplayıcı, iki yarım toplayıcı ve bir OR kapısından
oluşmaktadır. Tablo 3.2’de tam toplayıcı iki adet bir bitlik bilginin toplanmasını
gerçekleştirmektedir. Eğer
er toplanacak bilgiler bir bitten büyük olursa, bit sayısı kadar tam
toplayıcı paralel
el olarak kullanılacaktır. Şekil 2.3’den de görüldüğüü gibi her tam toplayıcının elde
çıkışıı kendinden sonra gelen tam toplayıcının (kendinden daha ağırlıklı
a ırlıklı olan iki tam toplayıcı)
elde girişine uygulanır. Şekil
ekil 3.3’de 4 bitlik bir paralel toplayıcı şematikk olarak gösterilmiştir.
gösterilmi
12
LOJ
NASYONEL LOJĐK
DEVRELER-I
Şekil 3.2 Tam toplayıcı devresi
Tablo 3.2 Tam toplayıcı devresi doğruluk tablosu
GĐRĐŞLER
A
B Cin
0
0
0
0
1
0
1
0
0
1
1
0
0
0
1
0
1
1
1
0
1
1
1
1
ÇIKIŞLAR
TOPLAM ELDE
0
0
1
0
1
0
0
1
1
0
0
1
0
1
1
1
Şekil 3.3 Dört bitlik paralel toplayıcı şeması
13
NASYONEL LOJĐK
LOJ
DEVRELER-I
3.3.2 Çıkarıcılar
Toplam işleminde olduğuu gibi çıkarma işleminde
i
de dört temel işlem
şlem bulunmaktadır. Bu
işlemleri gerçekleştiren
tiren kombinasyonel devrelere yarım çıkarıcı (half subtracter) denir.
0-0=0, 0-1=1, (Borç=1), 1-0=1,
0=1, 1-1=0
1
Şekil 3.4 Yarım çıkarıcı devresi
Tablo 3.3 Yarım çıkarıcı doğruluk tablosu
GĐRĐŞLER
A
B
0
0
0
1
1
0
1
1
ÇIKIŞLAR
FARK BORÇ
0
0
1
1
1
0
0
0
Çıkartma devreleri toplama devresine benzer. Toplayıcı devredeki, toplam çıkışı,
çıkı fark çıkışına ve
elde çıkışı ise borç çıkışına
ına benzemektedir.
Đkili
açıklanmı
kili sayıları çıkarırken uygulanacak kurallar yukarıdaki tabloda açıklanmıştır.
açıklanmış
Yarım toplayıcıda
elde çıkışı yerine yarım çıkarıcı devrede borç çıkışı
çıkı ı vardır. Yukarıdaki işlemlerden
iş
ikincisine
bakıldığında
çıkmayaca ı görülmektedir. O halde bir sonraki bitten 1 borç alınır ve 10
ında 0’dan 1’in çıkmayacağı
Ş
ikili bilgisinden 1 çıkartılır. Şekil
3.4 ve Tablo 3.3’de bir yarım çıkarıcı
cı devresi ve doğruluk
do
tablosu verilmiştir.
oluşmaktadır. Bu devre ile
Bir tam çıkarıcı devresi ise iki yarım çıkarıcı ve bir OR kapısından oluşmaktadır.
doğruluk tablosu Şekil 3.5 ve Tablo 3.4’de görülmektedir.
Şekil
ekil 3.6’da 4 bitlik tam toplayıcı/çıkarıcı, Şekil 3.7’de
’de ise toplam sonucunu BCD’ye çevirebilen
4 bitlik toplayıcı devresi görülmektedir.
14
NASYONEL LOJĐK
LOJ
DEVRELER-I
Şekil 3.5 Tam çıkarıcı devresi
Tablo 3.4 Tam çıkarıcı doğruluk tablosu
GĐRĐŞLER
ÇIKIŞLAR
A
B Cin FARK BORÇ
0
0
0
0
0
0
1
0
1
1
1
0
0
1
0
1
1
0
0
0
0
0
1
1
1
0
1
1
0
1
1
0
1
0
0
1
1
1
1
1
15
NASYONEL LOJĐK
LOJ
DEVRELER-I
Şekil
ekil 3.6 Dört bitlik tam toplayıcı/çıkarıcı devre
Şekil 3.7 BCD çevrimli dört bit tam toplayıcı
16
Mühendisliğği Bölümü
Elektrik Elektronik Mühendisli
LOJ
NASYONEL LOJĐK
DEVRELER-I
•
•
•
•
•
•
•
•
1 adet avometre
1 adet 74LS08
1 adet 74LS32
5. 1 adet 74LS86
1 adet 74LS83
1. Şekil
çalı
ekil 3.1’deki devreyi kurunuz ve çalışmasını
inceleyiniz.
2. Şekil
çalı
inceleyiniz.
3. Şekil 3.3’teki 4 bitlik paralel toplayıcıyı 74LS83 paketi yardımıyla gerçekleştiriniz
gerçekle
ve 4 bitlik
toplama örnekleri yapınız.
4. Şekil
çalı
inceleyiniz.
5. Şekil
çalı
inceleyiniz.
6. Şekil
ekil 3.6’daki devreyi kurunuz ve çalışmasını inceleyiniz.
1. Şekil 3.3’deki 4 bitlik paralel toplayıcıda tam toplayıcı yerine neden yarım toplayıcı
kullanılmaz.
2. Şekil
çalış prensibini izah ediniz.
ekil 3.6’daki devrenin çalışma
3. Binary çarpma ve bölme işlemleri hakkında teorik bilgi veriniz.
4. Quad Full-Adder
Adder ve NAND devre paketleri kullanarak 4 bit x 3bit çarpma devresi tasarlayınız.
17
NASYONEL LOJĐK
LOJ
DEVRELER-II
4.1 Ön Çalışması
çalı
4.2 Deneyin Amacı
MSI lojik elemanları yardımıyla kombinasyonel lojik devrelerden ENCODER ve DECODER
devrelerin gerçekleştirilerek
tirilerek çalışmalarının
çalı
incelenmesi.
4.3 Ön Bilgiler
Bilindiğii gibi dijital sistemlerde devreler, kombinasyonel (combinational) ya da ardışık
ardı
(sequential) devreler şeklinde
eklinde kurulmuş
kurulmu olabilirler.
labilirler. Kombinasyonel devreler lojik kapılardan
oluşurlar
urlar ve herhangi bir andaki çıkışları
çıkı
o andaki girişlerinin
lerinin durumlarına bağlıdır.
ba
Bir
kombinasyonel devrenin çıkışı,
çıkış girişin
in bir önceki durumunu etkilemez. Kombinasyonel devre,
Boolean fonksiyonları yardımıyla mantıksal olarak tanımlanmış
tanımlanmı sadece bir özel işlemi
i
yerine
getiren devredir. Ardışık
ık devreler ise lojik kapıların yanı sıra depolama elemanlarını (flip-flop)
(flip
da kapsarlar. Buna bağlı
lı olarak ardışık
ardı devrenin çıkışları,
ları, depolama elemanlarının durumuna
duru
ve
harici girişlerine bağlıdır. Bir kombinasyonel devre, girişler
giri ler ve bu girişlere
giriş
bağlı çıkışlardan
oluşur.
ur. Kombinasyonel devrenin çıkışlarında,
çıkı
girişlerine
lerine herhangi bir anda uygulanacak bilgiye
göre o anda devrenin kuruluşş amacına uygun şekilde bilgiler
ler elde edilecektir.
masında kombinasyonel lojik devrelerden decoder ve encoder devreleri
incelenecektir.
4.3.1 Kod çözücü (decoders)
Decoder, N giriş hattından oluşan
olu
binary giriş bilgisini 2N çıkış hattına çevirebilen
kombinasyonel devredir.
edir. Decoderlar Şekil 4.1’de görüldüğüü gibi, yapı olarak N binary giriş
giri
hattını M çıkış hattına çevirdiklerinden dolayı NxM ya da N-M
N M decoder olarak adlandırılırlar.
Burada M=2N ilişkisi
kisi söz konusudur.
Şekil 4.1 NxM Decoder’ın genel görünüşü
18
NASYONEL LOJĐK
LOJ
DEVRELER-II
Genel olarak decoderlar IC paketler içerisinde 2x4, 3x8, 4x10, 4x16 şeklinde
düzenlenmi olarak
eklinde düzenlenmiş
bulunurlar. Şekil 4.2 ve Tablo
ablo 4.1’de 2x4 decoder devresi ve doğruluk
ruluk tablosu görülmektedir.
Şekil 4.2’de görüldüğüü gibi decoder devre A ve B girişlerine
lerine ve bu girişlerin kombinasyonuna
bağlı olarak dört çıkışaa sahiptir.
Şekil 4.2 2x4 Decoder devresi
Tablo 4.1 2x4 Decoder doğruluk tablosu
GĐRĐŞLER
E
A
B
1
X
X
0
0
0
0
0
1
0
1
0
0
1
1
D0
1
0
1
1
1
ÇIKIŞLAR
D1 D2
1
1
1
1
0
1
1
0
1
1
D3
1
1
1
1
0
Girişee uygulanacak bilginin her kombinasyonunda çıkışlardan
çıkı lardan sadece birinde lojik 1 seviye
görülecek, diğer çıkışlar
lar ise lojik 0 seviyeye sahip olacaklardır. Şekil 4.1’de görüldüğü
görüldü gibi,
NxM decoder devresi girişş ve çıkış
çıkı hatlarından başka
ka bir de ENABLE girişine
giri
sahiptir. Eğer
de ilse (ENABLE=0) decoder devre
NxM decoder devresi gerekli olan ENABLE sinyaline sahip değilse
yapması gereken işlemi
lemi yerine getiremez ve devre pasif durumdadır. Uygun ENABLE sinyali
uygulandığında
ında (ENABLE=1) decoder devre aktif durumdadır ve normal çalışma
çalı
işlemlerini
giri i birden çok decoder devrelerinin bulunduğu
yerine getirir. Ayrıca ENABLE girişi
bulundu
dijital
devrelerde, uygun bir seçici lojik devre yardımıyla istenilen decoderli devrenin
de
seçilmesinde
kullanılabilir. Şekil 4.3’de ENABLE girişli
giri li 3x8 decoder devresi ve doğruluk
do
tablosu
görülmektedir. Değişik
ik kapasitelerde decoder devreleri IC paketlerinde mevcut olduğu
oldu gibi (2x4,
kapasitelerde decoder devreler
3x8, 4x10, 4x16) birkaç decoder yardımıyla daha büyük kapasitelerde
oluşturulabilir.
turulabilir. Örnek olarak 4x16 decoder devre elde edebilmek için 3x8 decoderlardan
faydalanılabilir. Şekil 4.4’de görüldüğü
görüldü gibi 4 bitlik bir binary kodun A0, A1 ve A2 hatları her iki
decoder’ın x, y ve z girişlerine
uygula
lerine uygulanır.
A3, hattı ise birinci decoder’ın ENABLE girişine
giri
direk
olarak bağlanır.
de
lanır. 4 bitlik binary kod 16 değişik
kombinasyona sahiptir. A3=0 olduğu
oldu sürece birinci
decoder aktif durumda olacak, ikinci decoder uygun ENABLE sinyaline sahip olmadığından
olmadı
dolayı pasiff durumda olacaktır. A3=1 olduğunda
unda ise ikinci decoder aktif duruma geçecektir.
19
LOJ
NASYONEL LOJĐK
DEVRELER-II
Şekil 4.3 3x8 Decoder devresi
Tablo 4.2 3x8 Decoder devresi doğruluk
ruluk tablosu
GĐRĐŞ
Đ ĐŞLER
E X Y Z
0 X X X
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
1 1 0 0
1 1 0 1
1 1 1 0
1 1 1 1
D0 D1
1
1
1
0
0
1
0
0
0
0
0
0
0
0
0
0
0
0
20
D2
1
0
0
1
0
0
0
0
0
ÇIKIŞLAR
D3 D4 D5
1
1
1
0
0
0
0
0
0
0
0
0
1
0
0
0
1
0
0
0
1
0
0
0
0
0
0
D6
1
0
0
0
0
0
0
1
0
D7
1
0
0
0
0
0
0
0
1
NASYONEL LOJĐK
LOJ
DEVRELER-II
Şekil 4.4 3x8 Decoder yardımıyla 4x16 decoder devrenin kurulması
4.3.2 Kodlayıcılar (encoders)
Encoder bir decoderin tersi işlem
lem yapan kombinasyonel bir lojik devredir. Bir encoder devre 2N
giriş hattına ve N çıkış hattına sahiptir. Çıkış
Çıkı hatlarından 2N değişken
ken giriş
giri için binary kodlar
üretir. Girişler M ve çıkışlar
şlar N olarak adlandırıldığında
adlandırıldı ında MxN ya da M-N
M
encoder olarak
tanımlanabilir.
Şekil 4.5 MxN Encoder’in genel görünüşü
21
NASYONEL LOJĐK
LOJ
DEVRELER-II
Şekil 4.6 ve Tablo 3.3’den da görüleceği
görülece gibi encoder devresi 8 girişe
şe ve bu girişlere karşılık
binary olarak üretilecek kodların elde edileceği
edilece üç çıkışaa sahiptir. Girişe
Giri 28=256 mümkün
olabilecek durum uygulanabilmesine karşılık
kar
bunların sadece doğruluk
ruluk tablosunda görüldüğü
görüldü
gibi 8 giriş değişkeni girişş olarak kabul edilecek ve bu girişlere karşılık
ılık binary kodlar üretecektir.
Bu işlem
lem bir anlamda decimal girişin
giri
binary forma dönüştürülmesi
türülmesi olarak da adlandırabilir
(decoder devrede ise binary giriş
giri büyüklüğünün decimal forma dönüştürülmesi
ştürülmesi söz konusudur).
Şekil 4.6’da görülen encoder
der devresi IC paketler halinde mevcut değildir.
değildir. IC paketler halinde
elde edilebilecek bir encoder devresi öncelikli çevrim yapan encoder (priority encoder) olarak
adlandırılır.
Bunun anlamı şudur;
udur; encoder’a giriş
giri olarak uygulanan her hattın bir öncelik sırası vardır. Buna
göre girişlerden
lerden biri en yüksek öncelikli giriş
giri (D7) ve bir diğeri en düşük
ük öncelikli giriştir
giri
(D0).
Örnek olarak bu girişlerden
lerden en yüksek öncelikli girişe
giri karşılık
ılık bir binary kod üretecektir. Burada
D5 girişi D2’ye göre daha öncelikli
öncelikl giriştir ve çıkışta
ta 101 binary kodu üretilecektir. 74148 böyle
bir encoder’a örnektir.
Şekil 4.6 Encoder devresi
22
LOJ
NASYONEL LOJĐK
DEVRELER-II
Tablo 4.3 Encoder devresi doğruluk tablosu
D0
1
0
0
0
0
0
0
0
D1
0
1
0
0
0
0
0
0
D2
0
0
1
0
0
0
0
0
GĐRĐŞLER
D3 D4
0
0
0
0
0
0
1
0
0
1
0
0
0
0
0
0
D5
0
0
0
0
0
1
0
0
D6
0
0
0
0
0
0
1
0
D7
0
0
0
0
0
0
0
1
ÇIKIŞ
ÇIKIŞLAR
X
Y
Z
0
0
0
0
0
1
0
1
0
0
1
1
1
0
0
1
0
1
1
1
0
1
1
1
•
•
•
•
•
•
•
CADET Masterlab deney seti
1 adet AVO Metre
1 adet 74138
1 adet 74139
1 adet 74148
1. 74138 IC paketi ile 3x8 decoder devresini kurarak çalışmasını
çalı masını inceleyiniz.
2. 74139 IC paketi içerisinde bulunan iki adet 2x4 decoder yardımı ile 3x8 decoder
devresini gerçekleştiriniz.
3. 74148 IC paketi ile 8x3 encoder devresini kurup çalıştırınız.
çalı
1. 2x4 decoder paketleri yardımıyla 4x16 decoder devresini gerçekleştiriniz.
gerçekle tiriniz.
2. 3x8 decoder paketleri yardımıyla
yardımıyl 5x32 decoder devresini gerçekleştiriniz.
tiriniz.
3. Öncelikli çevrim yapan encoder veya decoder mantığı
mantı ı hakkında bilgi veriniz.
4. 74148 IC paketi 8x3 öncelikli çevrim yapan bir encoder’dır. 74148 ve lojik kapılar yardımı ile
gerçekle
10x4 encoder devresini gerçekleştiriniz.
23
NASYONEL LOJĐK
LOJ
DEVRELER-II
Not: Katalogta 74LS138 için bit önem sırası büyükten küçüğe C B A olarak değişmektedir. G2A G2B ve G1 enable
olup 0 0 1 verilecektir. Benzer şekilde 74 LS148 için de A0 A1 A2 önem sırası geçerlidir.
24
NASYONEL LOJĐK
LOJ
DEVRELER-III
5.1 Ön Çalışma
çalı
5.2 Deneyin Amacı
MSI lojik elemanları yardımıyla kombinasyonel lojik devrelerden MULTIPLEXER ve
DEMULTIPLEXER devrelerin kurulması ve incelenmesi.
5.3 Ön Bilgiler
masında dördüncü deneye ilave olarak kombinasyonel lojik devrelerden
multiplexer ve demultiplexer devrelerin çalışmaları
çalı
incelenecektir.
5.3.1 Çoğullayıcılar (multiplexers)
Çoğullama
ullama (multiplexing) işlemi,
lemi, birden fazla bilgi biriminin daha az kanal ya da hattan
ileletilmesi anlamına gelir. Bir dijital çoğullayıcı
ço
(multiplexer) giriş hatlarına uygulanan binary
bilgilerden sadece bir
ir tanesini seçerek tek bir çıkışa
çıkı a veren kombinasyonel bir devredir. Girişteki
Giri
hatlardan herhangi birinin seçilme işlemi
i lemi ise seçme hatları (select line) yardımı ile
i kontrol edilir.
Şekil 5.1’de görüldüğüü gibi bir multiplexer 2N girişe,
e, N seçme (select) ucuna
ucu ve bir çıkış ucuna
N
sahiptir. Bu multiplexer devresi 2 girişe ve 1 çıkışa sahip olduğundan
undan Nx1 multiplexer olarak
adlandırılır. Genel olarak 2x1, 4x1, 8x1, 16x1 multiplexer devreleri oluşturulabilir.
oluşturulabilir.
Şekil 5.1 Multiplexer devresinin genel görünümü
Şekil 5.2 ve Tablo 5.1’de 4x1 multiplexer devresi ve doğruluk
do ruluk tablosu görülmektedir. Şekilde de
görüldüğüü gibi 4 binary bilgi girişi
giri ve bu girişlerden
lerden istenilen birini seçmek için 2 seçme (select)
hattı mevcuttur. Seçme ucuna uygulanacak seçme bilgisine göre
göre istenilen bilgi seçilmiş
seçilmi ve çıkışa
aktarılmış olur. multiplexer devre ayrıca bilgi seçici (data selector) olarak da adlandırılır.
Çoğullanacak
ullanacak bilginin 1 bitlik değil
de il de daha fazla olması durumunda aynı mantıktan hareket
ederek gerekli multiplexer devresi
devres kurulabilir. Örnek olarak A4 A3 A2 A1 ve B4 B3 B2 B1 bilgi
bloklarının çoğullanmasını
ullanmasını ele alırsak böyle bir işlemi
i emi yapacak multiplexer Şekil 5.3’de
25
NASYONEL LOJĐK
LOJ
DEVRELER-III
görüldüğü gibidir. Şekilde
ekilde görüldüğü
görüldü gibi S=0 olduğunda A bilgi bloğu,
oldu
ğu, S=1 olduğunda
B bilgi
bloğu seçilerek çıkışaa aktarılır. Böyle bir multiplexer dörtlü 2x1 multiplexer olarak adlandırılır.
Tablo 5.1 4x1 Multiplexer doğruluk
do
tablosu
S1
0
0
1
1
Şekil 5.2 4x1 Multiplexer devresi
Şekil 5.3 Dörtlü 2x1 multiplexer
26
S0
0
1
0
1
Y
I0
I1
I2
I3
LOJ
NASYONEL LOJĐK
DEVRELER-III
5.3.2 Seçiciler (demultiplexers)
i lem yapan kombinasyonel bir devredir. Bir
Demultiplexer devre multiplexer devrenin tersi işlem
giri hattından aldığıı bilgiyi N seçme (select) hattına ile uygulanan
demultiplexer devre tek bir giriş
seçme bilgisine göre 2N hattan
tan birine iletir. Şekil 5.4’de görüldüğüü gibi 1 girişe,
giri 2N çıkışa ve N
seçme ucuna sahiptir.
Şekil
ekil 5.4 Demultiplexer devresinin genel görünüşü
ge
Genel olarak demultiplexer devreleri 1x2, 1x4, 1x8, 1x16… olarak gerçekleştirilir.
Şekil 5.5 ve Tablo 5.2’de 1x4 demultiplexer devresi ve doğruluk
do ruluk tablosu görülmektedir. Bu devre
aynı zamanda 2x4 decoder devresidir. Aralarında uygulama farkı şudur;
giri
udur; Decoder devrede girişin
uygulandığıı hatlar demultiplexer devrede
devrede seçici uç olarak kullanılır. Decoder devredeki
giri olarak kullanılır.
ENABLE ucu ise demultiplexer devrede bilgi girişi
Şekil 5.5 1x4 Demultiplexer devresi
Tablo 5.2 1x4 Demultiplexer doğruluk tablosu
GĐRĐŞLER
E
A
B
1
X
X
0
0
0
0
0
1
0
1
0
0
1
1
D0
0
1
0
0
0
27
ÇIKIŞLAR
D1 D2
0
0
0
0
1
0
0
1
0
0
D3
0
0
0
0
1
NASYONEL LOJĐK
LOJ
DEVRELER-III
5.4 Deneyde Kullanılacak Cihaz ve Devre Elemanları
•
•
•
•
•
•
•
•
•
1 adet 74LS151
1 adet 74LS153
1 adet 74LS155
1 adet 74LS157
1 adet 74LS04
10 adet LED
1. 74151 IC paketi ile 8x1 muultiplexer devresini kurup çalışmasını inceleyiiniz.
2. 74157 IC paketi ile 4 bit A ve B bilgilerini çoğullayınız (dörtlü 2x1 multtiplexer).
3. 74LS153 ve 74LS157 IC
C paketleri ile 8x1 multiplexer devresinni kurup çalışmasını
inceleyiniz.
4. 74155 IC paketi ile 1x4 dem
multiplexer devresini kurup çalışmasını inceleeyiniz.
1. 2x1 MUX’lar yardımı ile 166x1 MUX devresini gerçekleştiriniz.
2. 4x1 MUX’lar yardımı ile 166x1 MUX devresini gerçekleştiriniz.
3.1x4 DEMUX’lar yardımı ille 4’er bitlik grupları seçebilen DEMUX devrresi gerçekleyiniz.
1. 74LS151 Katalog billgisi
28
NASYONEL LOJĐK
LOJ
DEVRELER-III
Not:Strobe (STRB) girişleri Enable demektir ve sonuçta "1" olacak şekilde değer verilmekildir.
29
DENEY-6 ARDIŞIK LOJĐK
ĐK DEVRELER-I
DEVRELER
6.1 Ön Çalışma
çalı
6.2 Deneyin Amacı
Ardışık
ık devrelerin temeli olan FLIP-FLOP (FF) devrelerinin çalışma
ma esaslarının incelenmesi ve
6.3 Ön Bilgiler
Önceki deneylerde kombinasyonel lojik devre elemanlarından DECODER, ENCODER,
MULTIPLEXER ve DEMULTĐPLEXER
DEMULT
devreleri incelenmişti.
ti. MSI Lojik devre elemanlarının
elemanları
diğer grubu ise ardışık
ık (Sequential) lojik devre elemanlarıdır. Bir ardışık
ardı
devre; bir flip-flop
flip
grubundan ve kapı devrelerini kapsayan bir kombinasyonel devreden oluşur.
olu
Bir ardışık
ardı devrede
temel eleman flip-flop’lardır.
flop’lardır. Çünkü böyle bir devreden flip-flop
flip flop çıkarıldığında
çıkarıldı
geriye kalan
devre sadece bir kombinasyonel devredir. O halde; kombinasyonel bir devreyi de ardışık
ardı
devre
olarak adlandırabiliriz.
masında ardışık
ardı
lojik devrelerin temelini teşkil
kil eden FLIP-FLOP’lar
FLIP
incelenecektir. Bilindiğii gibi flip-floplar
flip floplar temel depolama birimleridir. Her flip-flop
flip
bir bitlik
dijital bilgiyi (0 veya 1) üzerinde depolayabilir. Temel olarak dört flip-flop
flip flop tipi vardır.
Bunlar;
•
•
•
•
RS Flip-Flop
D Flip-Flop
JK Flip-Flop
T Flip-Flop
6.3.1 RS flip-flop
Şekil 6.1’de görüldüğüü gibi RS FF’un S(set) ve R(reset) olmak üzere iki girişi
giri
ve olmak
üzere iki çıkışıı bulunmaktadır. Q çıkışı
çıkı ı RS FF’un o andaki durumunu gösterir. Eğer
E
Q=1 ise FF
“Set” edilmiş,, Q=0 ise FF “Reset” edilmiş
edilmi demektir.
Tablo 6.1 RS flip–flop doğruluk
ğruluk tablosu
Şekil 6.1 RS flip–flop
flip
30
ĐK DEVRELER-I
DEVRELER
RS-FF’u
FF’u NAND ve NOR kapıları yardımıyla iki ayrı şekilde gerçekleş
Şekil 6.2, Tablo 6.2, Şekil
ekil 6.3 ve Tablo 6.3’te bu flip-flop
flip
gerçekleştirmeleri ve do
tabloları görülmektedir. Doğruluk
ğruluk tablolarından da görüleceği
görülece gibi NAND ve NOR kapıları ile
yapılan RS-FF’lar
FF’lar arasında küçük bir fark vardır. S ve R girişlerinin
giri
aynı oldu
R=1 ve S, R=0) NOR kapıları ile yapılan FF’un çıkışları
çıkı
ile NAND kapıları ile yapılan FF’un
çıkışlarının değişik
ik durumlara sahip olduğuna
oldu
dikkat ediniz.
Burada sözü edilen RS-FF’lar
FF’lar asenkron bir çalışma
çalı
göstermektedir. Bunun anlamı
S ve R girişlerine
lerine uygulanan lojik değerler
de
değiştiğince çıkışlar girişlere ba
etkilenecektir. RS FF bazı ilavelerle eş
e zamanlı (senkron) çalışır duruma getirilebilir. Yani FF’un
girişlerindeki
lerindeki herhangi bir değişiklik
değ
çıkışa hemen aktarılamaz. Aktarma iş
devresine ihtiyaç vardır. Bu durum ise RS FF’a bir CLK (clock) girişi
giri ek
Şekil 6.4’de senkron olarak çalışan
çalı
CLK girişli bir RS FF devresi görülmektedir. Burada CLK=0
olduğunda FF’un S ve R girişlerine
giri
ne değer verilirse verilsin
ve
etkilenmeyecektir. CLK=1 olduğunda
oldu
FF normal çalışmasını gösterecektir. Sonuç olarak; FF’un
çalışması CLK girişine bağımlıdır.
ğımlıdır.
Şekil
ekil 6.2 NOR Kapılarıyla gerçekleştirilmiş RS flip
Tablo 6.2 NOR Kapılarıyla gerçekleştirilmiş
gerçekle
RS flip–flop doğruluk tablosu
Şekil 6.3 NAND Kapılarıyla gerçekleştirilmiş
gerçekle
RS flip–flop
31
ĐK DEVRELER-I
DEVRELER
Tablo 6.3 NAND Kapılarıyla gerçekleştirilmiş
gerçekle
RS flip–flop doğruluk
ğruluk tablosu
Şekil 6.4 NAND Kapılarıyla gerçekleştirilmiş
gerçekle
clk girişli
flip
li RS flip–flop
6.3.2 D flip-flop
D tipi FF tek girişli
li bir depolama birimidir. Bu giriş
giri D (data) girişii olarak adlandırılır. D girişine
giri
uygulanan bilgi (0 veya 1) çıkışa
çıkış CLK girişine uygulanan bir işaret yardımı ile aktarılır. Şekil 6.5
ve Tablo 6.4’te D tipi FF’un sembolik gösterilimi ve doğruluk
do ruluk tablosu görülmektedir. D tipi FF,
RS FF’a bazı değişiklikler
iklikler yapılarak elde edilir. Bu değişiklik
giri
iklik sadece RS FF’un girişleri
arasına
bir INVERTER
R eklenerek sağlanır. Şekil 6.6’da CLK girişli
li bir RS FF yardımıyla elde edilen D
tipi FF görülmektedir.
Tablo 6.4 D flip–flop doğruluk
ğruluk tablosu
Şekil 6.5 D flip–flop
flop
Birbirlerinden farklı özelliklere sahip çeşitli
çe itli D tipi FF’lar mevcuttur. Bu tipler FF’un CLK
girişine
ine uygulanan zamanlama (clock) işaretinin
i aretinin algılanmasına göre; kenar tetiklenmeli (edge(edge
sensitive) ve seviye tetikleme (level-sensitive)
(level
flip-floplar olmak üzere iki gruba ayrılırlar.
Seviye tetiklemeli FF’lar genellikle LATCH olarak adlandırılırlar. Bu iki grup FF’u birbirinden
ayırt etmek için kenar tetiklemeli FF’un CLK girişine
giri
(>) işareti konur (Şekil
Şekil 6.7).
32
ĐK DEVRELER-I
DEVRELER
Şekil
ekil 6.6 RS-FF yardımıyla gerçekleştirilmiş D–FF
FF
Kenar tetiklemeli D tipi FF’un çalışması
ç
şöyledir. Şekil 6.8’de görüldüğü
görüldü
gibi CLK işareti
gelinceye kadar Q çıkışıı değerini korur. Yeni gelen CLK işareti
i areti ile D deki bilgi yeniden Q
çıkışına aktarılır.
Şekil 6.7 a) Kenar tetiklemeli D-FF
D
b) Seviye tetiklemeli D–FF
FF
Seviye tetiklemeli D tipi FF’un (LATCH) çalışması
çalı
ise şöyledir. Şekil
ekil 6.9’da görüldüğü
görüldü gibi
CLK işaretinin
aretinin lojik 1 seviyesine geçtikten ve lojik 1 seviyesinde kaldığı
kaldı sürece D girişindeki
giri
bilgi olduğu gibi Q çıkışına
ına aktarılır. CLK işareti
i areti lojik 1 seviyesinden lojik 0 seviyesine geçtiği
geçti
anda D girişindeki
indeki en son bilgi Q çıkışına
çıkı
LATCH (kilitlenmiş)) olacaktır. Dolayısıyla CLK
işaretinin
aretinin yeniden lojik 1 olmasına kadar değişmeyecektir.
de
Ş
Şekil
6.8 Kenar tetiklemeli D-FF’un çalışması
şması
33
ĐK DEVRELER-I
DEVRELER
Şekil
ekil 6.9 Seviye tetiklemeli D-FF
FF (LATCH)’un çalışması
çalış
D tipi FF’larda ayrıca PRESET ve CLEAR olmak üzere iki ayrı giriş
giriş mevcuttur. Bu iki giriş
giri D
tipi FF’un girişlerinden bağımsız
ğımsız olarak FF’un durumunu asenkron olarak etkiler. PRESET=0
iken Q daima set durumunda (Q=1) ve PRESET=1 iken FF normal çalışma
çalışma özelliklerini gösterir.
CLEAR=0 iken Q daima reset durumundadır. (Q=0) ve CLEAR=1 iken FF normal çalışma
çalı
özelliğini
ini devam ettirir. Yani FF’un normal
nor
çalışabilmesi için bu iki girişinde
şinde lojik 1 seviyesinde
olması gerekir. Bu iki girişş kesinlikle aynı anda kullanılmamalıdır. Boşta
Boşta çalışmada
çalı
her ikisi de
lojik 1, aktif hale getirmede biri lojik 1 iken diğeri
di eri lojik 0; PRESET=CLEAR=0 durumu tanım
gereği kesinlikle uygulanmamalıdır.
6.3.3 JK flip–flop
Tablo 6.5 JK flip–flop doğruluk
ğruluk tablosu
Şekil 6.10 JK flip––flop
Bir JK FF, beş girişee (J, K, CLOCK, PRESET, CLEAR) iki çıkışaa (Q ve Q’) sahiptir. Şekil 6.10
ve Tablo 6.5’te JK FF’un sembolik şeklini ve doğruluk
ruluk tablosunu göstermektedir. PRESET ve
CLEAR girişleri
leri D tipi FF’daki gibidir. Doğruluk
Do ruluk tablosundan da görüleceği
görüleceğ gibi JK FF, RS FF’a
oldukça benzer. Aralarındaki fark şudur; RS FF’un her iki girişinin
inin lojik 1 olması
olma durumunda
sonuç belirsizdi. JK FF’da ise her iki girişinde
giri inde lojik 1 olması durumunda ve CLK girişi
giri
34
ĐK DEVRELER-I
DEVRELER
uyarıldığında Q çıkışıı bulunduğu
bulunduğu son durumun tersi duruma sahip olur. Bu çalışma
çalı
durumunda
CLK uçlarına uygulanan clock darbesinin frekansı ikiye bölünür. Bu özelliğinden
özelli
dolayı sayıcı
dizaynlarında en çok kullanılan FF tipidir.
•
•
•
•
•
•
•
•
•
•
Osiloskop
Frekans Jeneratörü
1 adet 74LS00
1 adet 74LS02
1 adet 74LS04
1 adet 74LS74
1 adet 74LS75
1 adet 74LS76
1. Şekil 6.2, 6.3 ve 6.4’deki devreleri kurup doğruluk
do ruluk tablolarını çıkararak çalışmalarını
çalı
inceleyiniz.
2. Şekil 6.6’daki devreyi kurup, RS FF yardımı ile D tipi FF gerçekleştiriniz.
gerçekle tiriniz. Doğruluk
Do
tablosunu
çıkarınız.
3. Şekil 6.7 a) ve b)’deki D tipi FF’ların çalışmalarını
çalı malarını 7474 ve 7475 IC paketleri yardımıyla
inceleyiniz ve aralarındaki farkı gözlemleyiniz.
4. Şekil 6.10’daki JK FF doğruluk
ğruluk
ruluk tablosunu 7476 IC paketi yardımıyla çıkarınız ve çalışmalarını
çalı
inceleyiniz.
5. JK FF’un J ve K girişleri
şleri lojik 1 seviyesinde iken CLK girişine
giri ine 1 KHz’lik kare dalga
uygulayıp Q çıkışında
ında elde edilen dalga formunu gözleyiniz ve yorumlayınız.
1. Şekil 6.7 a) ve b)’deki FF’ların CLK girişlerine
giri
INVERTER
NVERTER ilave edildiği
edildi durumda
çalışmalarını şekil
ekil çizerek açıklayınız.
2. Şekil 6.10’daki JK FF’un Q çıkışını
çıkı
aynı özelliklere sahip diğer
er bir JK FF’un CLK girişi
giri
bağlandığında
ında en son FF’un Q çıkışında
çıkı
elde edilen dalga şeklini
eklini çizerek anlatınız.
3. T tipi
pi FF hakkında bilgi veriniz. Doğruluk
Do ruluk tablosunu çıkararak hangi FF’u kullanarak T tipi FF
elde edebileceğimiz
imiz konusunda fikir yürütünüz.
4. Sadece NAND kapıları kullanarak S, R, CLK, PRESET ve CLEAR girişlerine
giri
sahip RS FF
devresini dizayn ediniz.
35
ĐK DEVRELER-I
DEVRELER
36
ĐK DEVRELER-II
DEVRELER
7.1 Ön Çalışma
çalı
7.2 Deneyin Amacı
Ardışık
ık lojik devrelerden olan REGISTER (Kaydedici) devrelerinin ve SHIFT REGISTER
(kaydırmalı kaydedici) devrelerinin kurulması ve çalışma
çalı ma esaslarının incelenmesi.
7.3 Ön Çalışma
7.3.1 Register
Ardışık
ık devrelerin bir üyesi olan register; bir binary bilgiyi tutmak için kullanılan binary
binar
depolama hücreleri (flip-flop)
flop) grubundan oluşan
olu an bir devre olarak tanımlanabilir. N-bitlik
N
bir
register, N adet flip-floptan
floptan oluşur
oluş ve N-bit
bit binary bilgiyi depolar. Bu register devresi flip-floplar
flip
haricinde kapılardan oluşan
an bir kombinasyonel devreyi de bünyelerinde bulundurabilirler. Böyle
bir devrede flip-floplar
floplar binary bilgiyi depolama görevini, kapı devrelerinden oluşan
olu
kombinasyonel devre ise binary bilginin registerın ne zaman ve nasıl depolanacağını
depolanaca
kontrol
eder.
MSI devre olarak elde edilebilecek birçok değişik
ik register tipi mevcuttur. En basit register ise
yardımcı kapı devreleri kullanılmaksızın sadece D tipi flip-floplardan
flip floplardan oluşan
olu
registerdir. Şekil
7.1, D tipi flip-floptan oluşan
şan 4 bitlik basit bir registera örnektir.
Şekil 7.1 4-Bit register
Clock sinyal girişii (CP) dört girişte
giri
bulunan bilgilerin (I4-I1) registera depolanmasını
sağlar.
lar. Clock sinyalinin uygulanması ile 4-bitlik
4
binary bilgi 4-bit
bit registera kaydedilmiş
kaydedilmi olur ve
depolanmış bilgiler registerın çıkışından
çıkı
(A4-A1) gözlenebilir. Bir register dizaynında en önemli
nokta, kullanılacak flip-flopların
flopların tetikleme tipine (clock girişi)
giri i) karar vermektir. Eğer
E
flip-floplar
D tipi latch’lerden seçilmiş ise, D girişlerindeki
giri lerindeki bilgiler CP=1 iken Q çıkışlarına
çıkı
transfer
edilecektir ve CP=1 olduğuu sürece D girişlerindeki
giri
bilgiler sürekli Q çıkışına
şına aktarılacaktır. CP=0
olduğu anda ise D girişindeki
indeki bilgiler Q çıkışında
çıkı
tutulmuş olacak, CP=1 oluncaya kadar böyle
kalacaktır. Bir başka
ka deyişle CP=0 olduktan sonra D girişlerine
giri
uygulanacak bilgiler Q
çıkışlarına
larına aktarılamayacaktır. Burada sözü edilen flip-flop
flip flop grubu clock palsının süresine
duyarlıdır (seviye tetikleme) ve LATCH olarak anılır. CP girişi
giri i ise G şeklinde isim değiştirir.
de
37
ĐK DEVRELER-II
DEVRELER
Önemli bir not olarak bilinmelidir ki Clock palslarının
palslarının süresine duyarlı flip–floplar
flip
register
düzenlemelerinde kullanılmamalıdır. Diğer
Di
bir deyişle; ardışık
ık devrelerde clock palsının geçiş
geçi
zamanına duyarlı flip-floplar
floplar (kenar tetiklemeli) tercih edilmelidir. Bunun nedeni ise şudur; clock
darbe süresine duyarlı flip-floplar
floplar grubuna bir bilgiyi kaydetmek için (saklı tutma) clock darbe
süresinin pozitif (düşme)
me) veya negatif (yükselme) darbe süresinin değişim
de
değ
gösterdiği anı
beklemek gerekir (Şekil 6.9’daki seviye tetiklemeli D flip-flopların
flip
çalışmasına
şmasına bakınız). Bu süre
ise bilginin kayıt edilmesinde bir zaman gecikmesi meydana getirir. Bu durum kullanımda ise
bazı zorluklara yol açabilir. Buna karşılık,
kar ılık, clock darbesinin sadece geçiş anına bağımlı olarak
çalışan flip-floplar
floplar (kenar tetiklemeli) üzerinde depolanacak bilgi, clock palsının bir seviyeden
diğer seviyeye geçtiğii anda (seviye değişme
de
anı) flip-floplar
floplar üzerinde depolanacağından
depolanaca
herhangi
bir zaman gecikmesi söz konusu olmayacaktır. Bu durumda daha güvenilir bir depolama işlemi
i
getirilmiş olacaktır.
Şekil 7.2 Clock işaretlerinin özellikleri
Sonuç olarak; clock palsının geçiş
geçi zamanına duyarlı flip-floplar
floplar grubu REGISTER, buna karşılık
kar
clock palsının süresine duyarlı flip-floplar
flip floplar grubu ise LATCH olarak anılır.Bir registere yeni
bilgiler transfer etme işlemi,
lemi, registerı yükleme (loading) olarak adlandırılır. Eğer
E
registera bütün
bilgiler aynı anda tek bir clock palsı ile yükleniyorsa, register paralel olarak
olara yüklenmiş denir.
Şekil 7.1’deki register devresinde girişlerdeki
giri
bütün bilgiler paralel olarak
ak CP girişine
giri
uygulanan
tek bir clock palsı ile yüklenmektedir. Diğer
Di
bir deyişle,
le, CP registera yeni bilgilerin
depolanmasını kontrol eden bir ENABLE sinyali olarak tanımlanabilir. Şekil 7.3’deki devrede ise
RS flip-floplardan oluşan
an ve yükleme kontrol girişine
gi ine (Load Control Input) sahip 4-bitlik
4
register
görülmektedir. Bu devre Şekil 7.1’den farklı yapıdadır. Depolanmak istenen bilgiler LOAD
kontrol girişii ile AND’lenerek RS flip-flop
flip
girişlerine
lerine uygulanmaktadır. Bunun anlamı ise
depolama işleminin LOAD kontrol
ontrol girişine
giri
bağımlı
ımlı olmasıdır. Clock darbelerinin sürekli şekilde
flip–floplara
floplara uygulanmasına karşılık
kar
LOAD kontrol girişi,
i, registerın işlemlerini kontrol eden
giriş durumundadır. Şekil 7.3’den görüldüğü
görüldü ü gibi iki AND kapısı, bir INVERTER ve I girişi
giri
yardımıyla flip-flop’un
flop’un R ve S girişlerine
giri lerine uygulanacak bilgi tayin edilmiş
edilmi olacaktır. Eğer
LOAD=o ise R ve S her ikisi de lojik 0 değerine
de erine sahip olacaktır ve flip-flop
flip
durumunu
değiştirmeyecektir.
tirmeyecektir. Yani I girişindeki
giriş
bilgi flip-flop girişine
ine uygulanmamış olacaktır. LOAD=1
olduğunda I girişine
ine uygulanan bilgi; iki AND kapısı ve bir INVERTER’den oluşan
olu
kombinasyonel devre yardımıyla da flip-flop’a
flip
depolanmış olacaktır.
38
ĐK DEVRELER-II
DEVRELER
Şekil
ekil 7.3 4 Bit register (paralel yüklemeli)
Clear girişi ise registerın
gisterın üzerinde depolanmış
depolanmı olan bilgilerin silinmesini sağlar.
sa
CLEAR=0
olduğunda depolanmış bilgiler silinir ve CLEAR=1 olduğunda
oldu unda register etkilenmeden normal
çalışma özelliklerini sürdürür.
7.3.2 Shift register
Üzerindeki bilgiyi sağ ya da sol doğrultuda
do
da kaydırabilen registera SHIFT REGISTER denir. Bir
shift registerın yapısı arka arkaya kaskad olarak bağlanmış
ba
flip-floplar
floplar zincirinden oluşur.
olu
Bu
yapıda her flip-flop’un
flop’un çıkışı bir sonraki flip-flop’un
flip
girişine bağlanmaktadır
lanmaktadır ve bütün flipflip
flopların clock girişleri
leri paralel olarak bağlanmıştır.
ba
En basit shift register Şekil
Ş
7.4’de görüldüğü
gibi sadece flip-floplardan
floplardan oluşur.
olu ur. Her clock darbesi sonunda registerlardaki bilgiler bir sağa
sa
kaydırılmış olur. Kaydırma işlemi (shift operation) esnasında shift registerda
registerda kaydırılacak bilgiler
seri girişten uygulanır.
39
ĐK DEVRELER-II
DEVRELER
Şekil 7.4 En Basit Shift Register
Shift registerın seri çıkışından
ından her kaydırma işlemi
i
sonunda çıkışına
ına aktarılacak bilgiler elde
edilmiş olur. Ayrıca her flip-flop’un
flop’un Q çıkışları,
çıkı
beraberce paralel çıkışş olarak da kullanılabilir.
Genel olarak shift registerlar paralel dijital bilgiyi seri dijital bilgiye, ya da seri dijital bilgiyi
paralel dijital bilgiye dönüştürebilir.
ştürebilir.
türebilir. Ayrıca bu çevrimler esnasında çevrimin yönü de seçilebilir
(74164 ve 74165
65 entegrelerine bakınız). Örnek olarak seri bilginin paralele çevrilmesini
inceleyelim. Dört bitlik shift registerda ilk olarak 0111 dijital bilgisi depolu olduğu
oldu
kabul
edilirse, shift registere uygulanacak her clock darbesinde bir bit sağa
sa a kayacak ve 4 clock
c
darbesi
sonunda ise daha önce depolanmış
depolanmı bulunan bilginin tamamı seri çıkıştan
çıkış
dışarıya atılmış
olacaktır. Bu olaylar sırasında seri girişten
giri ten uygulanacak bilgiler shift registera depolanmış
depol
olacaktır (Şekil 7.5). Bu esnada shift registerdaki kaydırma işleminin sağa
ğa doğru
do
olduğuna dikkat
ediniz.
Şekil 7.5 Shift registerda kaydırma işleminde
i
adımlar
•
•
•
•
•
•
•
1 adet 74LS164
1 adet 74LS165
1 adet 74LS174
1 adet 74LS194
40
ĐK DEVRELER-II
DEVRELER
1. 74LS174 IC paketi yardımı ile 6 bitlik register kurunuz. Girişlerine
Giri lerine rastgele bilgiler vererek bu
bilgileri kayıt etmeye çalışınız.
şınız.
2. 74LS164 IC paketi yardımı ile 10101010 ve 11110000 seri bilgilerini paralel bilgiye
dönüştürünüz.
3. 74Ls165 IC paketi yardımı ile 10101010 ve 11110000 paralel bilgilerini seri bilgiye
dönüştürünüz.
4. 74LS194 IC paketi yardımı ile herhangi bir seri bilgiyi sağa
sa a sola kaydırarak paralele çeviriniz.
1. Şekil 7.3’deki register devresini D tipi flip–floplarla
flip
gerçekleştiriniz.
2. 4-bitlik
bitlik bir shift registerda yüklü bulunan bilgiyi seri olarak başka
ba ka bir 4-bitlik
4
shift registera
aktarılmak istenmektedir. Gerekli devreyi blok şema olarak dönüştürünüz
nüz ve transfer işlemlerini
i
adım adım tablo halinde gösteriniz.
7.7 Katalog Bilgisi
1. 74LS164 Katalog bilgileri
41
DENEY-88 ASENKRON SAYICILAR
8.1 Ön Çalışma
çalı
8.2 Deneyin Amacı
Ardışık
ık devrelerden olan sayıcı devrelerin kurulması ve çalışma
ma esaslarının incelenmesi.
8.3 Ön Bilgiler
Girişine
ine clock palslarının uygulanması ile durumunu, önceden belirlenen bir sıra dâhilinde
değiştiren ardışık
d bilinen
ık devrelere sayıcı (counter) denir. Sayma palsları (count pulses) olarak da
giriş palsları bir clock palsı üretecinden sağlanabildiği
sa
gibi, harici başka
şka bir kaynaktan belirli
zaman aralıklarında ya da rastgele (random) de sağlanabilir.
sa lanabilir. Sayıcılar dijital lojik devreleri
kapsayan hemen hemen her sistemde yaygın olarak görülen
görülen devrelerdir. Genel olarak; belirli bir
olayın kaç kere oluştuğunun
unun sayılmasında ve dijital sistemlerde işlemlerin
i lemlerin kontrol edilmesi için
gerekli olan zamanlamanın elde edilmesinde kullanılır.
Binary bir sırayı takip eden bir sayıcı; olarak adlandırılır
adlandırılır ve N bitlik bir binary sayıcı N adet flipflip
N
flop’tan oluşur.
ur. N bitlik bir binary sayıcı, binary form da 0 (sıfır)’dan 2 -1’e
1’e kadar sayar. 3 bitlik
bir sayıcının
yıcının durum diyagramı Şekil
Ş
8.1’de görülmektedir.
Şekil 8.1 Üç bitlik binary sayıcı için durum diyagramı
Şekilden de görüldüğüü gibi, daireler sayıcının alabileceği
alabilece i her durumu göstermektedir. Her clock
palsı uygulandığında
ında sayıcı şekilde
ş
görüldüğüü gibi bir sonraki durumu alacaktır. Sayıcı 111
durumunda iken maksimum sayma değerine
de
ulaşmış olacak ve yeni uygulanan clock palsı
yardımı ile tekrar 000 durumuna, yani başlangıç
ba langıç sayma durumuna geçmiş
geçmi olacaktır. MSI
(Medium Scale Integration) sayıcılar genel olarak iki grupta ele alınabilirler. Bunlar; RIPPLE
sayıcılar SENKRON sayıcılardır.
42
8.3.1 Ripple sayıcılar
Bir binary ripple sayıcı T ya da JK flip-flop’ların
flip flop’ların seri olarak birbirlerine bağlanmasıyla
ba
gerçekleştirilir. Şekil 8.2’den de görüldüğü
görüldü gibi her flip-flop’un
flop’un en az ağırlıklı
ağ
(LSB) bit için
kullanıldığına
ına dikkat ediniz. Şekil 8.2’de 4-bitlik
bitlik bir binary ripple sayıcı görülmektedir. Her flipflip
flop’un J ve K girişleri
leri sürekli olarak lojik 1 durumundadır. En az ağırlıklı
a
ağ
bit (LSB) için
kullanılan ilk flip-flop’a
flop’a clock palsları uygulanmaktadır. Diğer
Di
flip-floplar
floplar ise bir önceki flipflip
flop’un Q çıkışıı CP olarak kullanılmaktadır.
Şekil 8.2 4 Bitlik binary ripple sayıcı
Sayma işlemi;
lemi; clock palslarının alçalan kenarlarıyla ya da clock palslarının 1’den 0’a geçiş
geçi
anında meydana gelmektedir. Şekil
Şekil 8.2’de görülen ve asenkron sayıcı olarak da adlandırılabilen
ripple sayıcı 0000’dan 1111’e kadar sayan bir yukarı sayıcıdır (Up Counter). Eğer
E
sayıcının
’
çıkışları her FF’un Q çıkışları
şları yerine Q çıkışlarından alınmış olsaydı, bu sayıcı 1111’den başlayıp
ba
0000’a doğru sayan bir aşağı
ş ğı sayıcı (Down Counter)
Count
olacaktı. Aşağıı doğru
doğ sayan bir sayıcıyı
pozitif kenar tetiklemeli FF’larla da gerçekleştirebilirdik.
gerçekle
Bu durumda aşağ
şağı sayıcının çıkışlarını
Q yerine her FF’un Q’ çıkışlarından
şlarından almamız gerekecekti.
Şekil 8.3 BCD ripple sayıcı
Sayıcılar 2, 3, 4, 5,… bitlik olabilecekleri gibi istenilen değerlere
de erlere kadar sayabilecek şekilde de
yapılabilir. Örnek olarak Şekil
ekil 8.3 bir BCD sayıcıyı göstermektedir. BCD sayıcı 0000’dan
1001’e kadar (0-9)
9) sayan özel bir sayıcıdır. Bu sayıcı 1001 değerine
de
ulaştıktan
ştıktan sonra tekrar
tekr 0000
durumuna döner.
43
Şekil 8.4 Sayıcının istenilen değere
de
kadar saydırılması
Pratik olarak, istenilen n değere
ere kadar sayan ve tekrar 0000 durumuna dönen bir sayıcı
sa
şöyle
kurulabilir. Şekil 8.4’de görüldüğü
görüldü
gibi istenilen sayma değerinee gelindiğinde
gelindi
lojik devre,
sayıcının tekrar 0000 durumuna dönmesini sağlayan
sa layan RESET sinyalini üretecektir. Bu sinyalin
üretilmesi ile ve bu sinyalin sayıcıdaki her FF’un CLEAR uçlarına ulaşmasıyla
ulaşmasıyla her FF’un çıkışı
çıkı
lojik 0 durumuna gelecek ve başlangıç
ba
sayma durumuna geçilmiş olacaktır. 1010’a kadar sayan
bir sayıcı için
çin gerekli lojik devre Şekil 8.4’de görülmektedir.
8.3.2 Display etme
Herhangi bir binary bilginin anlamlı bir şekilde gözlenebilmesi için 7-parçalı
parçalı display (Seven
segment display) olarak yedi tane LED’in Şekil 8.5’de görüldüğüü gibi oluşturulması
oluş
sonucunda
elde edilirler.
Ortak anot (Common anode) ve ortak katot (Common cathode) olmak üzere iki ayrı tipi vardır.
Bir bilgiyi anlamlı şekilde
ekilde gösterebilmek için bu bilginin özel bir decoder yardımı
yardı ile display’e
uygulanması gerekir (Şekil 8.6).
Bu decoder; bir binary bilginin display’e nasıl uygulanacağını
uygulanaca ını göstermektedir. Display etme
işlemi
lemi için Cadet Masterlab üzerinde kod çözücü entegre ve display bağlantısı
ba
hazır
bulunmaktadır. Bu nedenle deneyler
deneyler esnasında kod çözücü entegre kullanılmamaktadır.
44
Şekil 8.5 7-Segmentli display yapısı
Ş
Şekil
8.6 Bir binary bilginin display edilmesi
•
•
•
•
•
•
•
1 adet 74LS20
1 adet 74LS21
2 adet 74LS73
1 adet 74LS90
1 adet 74LS93
45
1. 74LS73 IC paketleri yardımıyla ripple sayıcıyı kurunuz. Çıkışlarına
Çıkışlarına LED bağlayarak
ba
çalışmasını gözleyiniz.
2. 74LS73 IC paketleri yardımıyla kurduğunuz
kurdu
ripple sayıcı desimal on dört (14) değerine
de
kadar
sayan ve duran ripple sayıcı olarak düzenleyiniz. Çıkışlarına
Çıkı larına LED ve DISPLAY bağlayarak
ba
3. 74LS90 IC paketi yardımı ile BCD ripple sayıcıyı kurunuz. Çıkışlarına
Çıkışlarına LED bağlayarak
ba
4. Yukarıdaki çalışmayı
mayı sayıcının çıkışlarını
çıkı
DISPLAY bağlayarak
layarak tekrar ediniz.
5. 74LS93 IC paketi yardımıyla 4 bitlik ripple sayıcıyı kurunuz. Çıkışlarına
Çıkışlarına LED, daha sonra
DISPLAY bağlayarak çalışmasını
şmasını inceleyiniz.
6. 74LS93 IC paketi yardımı ile kurduğunuz
kurdu
devreyi
eyi 0110’a kadar sayan sayıcı olarak
düzenleyiniz. Çalışmasını
masını gözleyiniz.
1. 3 adet BCD ripple sayıcı yardımıyla 0’dan 999’a kadar sayan ve display eden devreyi
gerçekleştiriniz.
2. Şekil 8.2’deki ripple sayıcıdaki negatif kenar tetiklemeli
tetiklemeli FF yerine pozitif kenar tetiklemeli FF
kullanılırsa ne olur? Bu durumu inceleyiniz.
3. Đleriye ve geriye doğru
ru sayabilen bir sayıcı dizayn ediniz.
4. Ripple sayıcı yardımıyla 21’e kadar sayan bir sayıcı dizayn ediniz.
1.74LS20 Katalog bilgisi
46
47
DENEY-9 SENKRON SAYICILAR
9.1 Ön Çalışma
çalı
9.2 Deneyin Amacı
Sayıcı tiplerinin incelenmesi ve senkron yapıdaki sayıcı devrelerin kurulması.
9.3 Ön Bilgiler
9.3.1 Senkron sayıcı
Senkron sayıcıları ripple sayıcılardan ayıran en önemli özellik; Clock palsının senkron sayıcıdaki
her flip-flop’a
flop’a aynı anda uygulanmasıdır.
Şekil 9.1’den de görüldüğü
ğü gibi
gi senkron sayıcıda her flip-flop’un
flop’un J ve K girişleri
giri
sürekli lojik 1
durumunda değildir.
ildir. Herhangi bir flip–flop’un
flip
J ve K girişlerinin
lerinin lojik 1 durumuna ne zaman
erişeceğini
ini sayacının sayma düzenine göre bir önceki flip-flop’un
flip
Q çıkışı
şı tayin etmektedir.
Şekil 9.1 4-bitlik senkron sayıcı
9.3.2 Ring sayıcı
Ring sayıcılar özel bir sayma tekniğine
tekni ine sahip sayıcılardır. En büyük özellikleri belirli bir değere
de
kadar sayma işleminden
leminden sonra tekrar kendiliğinden
kendili
başaa dönmesidir. Temel bir RĐNG SAYICI
devresi Şekil 9.2’de görülmektedir.
48
Şekil 9.2 Temel ring sayıcı yapısı
Pratikte çok geniş uygulama alanlarına sahip olan bu sayıcı yapısında en ağırlıklı
a
değere sahip
olan FF’nun çıkışı en az ağırlıklı
ğırlıklı değere
de
sahip FF’nun girişine bağlanarak
lanarak gerçekleştirilir.
gerçekle
Đstenilen bir değere
ere kadar sayan ve başa
ba dönen bir RĐNG
NG SAYICI devresi ise Şekil 9.3’de
görülmektedir. Bu yapıda en azından bir FF başlangıçta
ba
lojik 1 değerine
erine set edilmiş
edilmi olmalıdır.
Şekil 9.3 Ring sayıcı ile lojik kontrol
•
•
•
•
•
•
2 Adet 74LS74
2 Adet 74LS76
1 Adet 74LS47
1 Adet74LS04
49
1. 74LS76 IC Paketleri yardımıyla 4 bitlik senkron sayıcı tasarlayınız. Çıkışlarına
Çıkı
LED veya
DISPLAY bağlayarak çalışmasını
şmasını inceleyiniz.
2. 74LS76 TC paketleri yardımı ile kurduğumuz
kurdu umuz devreyi 0110’a kadar sayan sayıcı olarak
düzenleyiniz. Çalışmasını
gözleyin
3. 74LS74 TC Paketleri yardımıyla 4-bitlik
4 bitlik ring sayıcı devresi kurunuz. Çıkışlarına
Çıkı
LED
bağlayarak çalışmasını
4. 74LS74 TC Paketleri yardımıyla kurduğunuz
kurdu
4-bitlik
de
bitlik ring sayıcıyı 0100 değerlerinde
başa
dönecek şekilde
ekilde yeniden düzenleyiniz. Çıkışlara
Çıkı lara LED ve display bağlayarak
bağ
çalışmasını
gözleyiniz.
1. Senkron sayıcı kullanarak 1010’a kadar sayan ve sayma işlemini
i lemini 1010’da durduran bir sayıcı
devreyi gerçekleştiriniz.
2. Senkron sayıcı kullanarak 1100’a kadar sayan ve sayma
sa
işlemi
ba dönen bir
lemi sonunda tekrar başa
sayıcı devreyi gerçekleştiriniz.
tiriniz.
3. Senkron sayıcı kullanarak desimal on iki (12), yirmi dört (24), altmış
altmı (60) değerlerine
de
kadar
sayan sayıcı devrelerini dizayn ediniz.
4. 0 ile 24 Saatleri arasını gösterebilecek bir saat
s devresi dizayn ediniz.
5. 1 KHz’lik bir frekans jeneratöründen 1 Hz’lik bir frekans elde edebilecek devreyi tasarlayınız.
50
DENEY-10 ARĐTMETĐK
K VE LOJĐK
LOJ ĐŞLEM BĐRĐMĐ (ALU)
10.1 Ön Çalışma
çalı
10.2 Deneyin Amacı
Mikroişlemci
lemci (microprocessor) ve Mikrokontroler (microcontroller) sistemlerinin temel yapıtaşı
yapıta
olan Aritmetik Lojik Đşlem
lem Biriminin tanınması ve çalışmasının
çalı masının incelenmesi.
10.3 Ön Bilgiler
10.3.1 Aritmetik lojik işlem
lem birimine giriş
giri
Bilindiğii gibi kontrol sistemlerinde yapılan işler
i
temel olarak denetleme esasına dayanmaktadır.
Denetleme işlemleri
lemleri ise temel aritmetik ve lojik işlemler
i lemler gerektirir. Temel olarak sadece aritmetik
ve lojik işlemleri gerçekleştirmek
ştirmek
tirmek amacı ile tasarlanan devrelere Aritmetik Lojik Đşlem Birimi
(ALU) denilmektedir.
10.3.2 74LS181 Aritmetik lojik işlem
i
birimi
74LS181 IC entegresi yüksek hızlı, 4 bit paralel işlem
i lem kabiliyetine sahip müstakil bir ALU
devresidir. 16 lojik işlem
lem fonksiyonunu ve iki değişkenli
de kenli 15 aritmetik işlem
i
fonksiyonunu
gerçekleştirebilmektedir. Şekil
Şek 10.1’de 74LS181’in bacak bağlantıları
lantıları ve Tablo 10.1’de
74LS181’in çalışma
ma tablosu görülmektedir.
Şekil 10.1 74LS181 ALU blok diyagramı ve bacak tanımlamaları
51
K VE LOJĐK
Tablo 10.1 74LS181 ALU çalışma tablosu
Elemanın A0-A3 ve B0-B3 bacakları giriş
giri işlem
lem (operant) bacaklarıdır (lojik 0’da aktif) S0-S3
(toplam dört adet) bacakları işlem seçme bacaklarıdır. M bacağı
baca ı ise IC elemanın çalışma
çalı
modunu
seçmede kullanılır (M=lojik 1 ise IC LOJĐK
LOJ ĐŞLEVĐ M=0 ise IC ARĐTMET
TMETĐK ĐŞLEM modlarını
ifade
de eder). 4 adet seçme bacağı
baca bulunması nedeniyle devrenin 24=16 değişik
değ
işlem kabiliyeti
bulunmaktadır.
F0-F3 bacakları ise çıkış bacakları olup, işlem
i lem sonucu bu bacaklardan görülebilmektedir (lojik
0’da aktif) Cn bacağıı elde giriş
giri bacağı olup sadece aritmetik işlemler
lemler sırasında işleme
i
tabi
tutulmaktadır. Lojik işlemler
lemler sırasında önemi yoktur. A ve B bilgilerinin eşitliği
e
durumunda
(A=B) on dört numaralı bacak lojik 1 değerini
de erini alarak, A ve B bilgilerinin denkliğini
denkli
ifade eder.
•
•
•
•
•
•
1 adet Protoboard
1 adet AVO Metre
1 adet 74LS181
10 adet LED Diyot
52
K VE LOJĐK
1. Databook’tan 74LS181 IC paketi ile ilgili bilgilere bakarak temel ALU devresi kurunuz. Devre
üzerinde değişik değerler
erler için LOJĐK
LOJ ve ARĐTMATĐK işlemler yapınız.
2. Binary işlem aritmetiğii kuralları dikkate alarak (bire komplement, ikiye komplement gibi)
toplama, çıkartma örnekleri yapınız.
1. ALU devresiyle, Mikrocontroler ve Mikroişlemci
Mikroi
devreleri karşılaştırarak
ştırarak yorum yapınız.
Kullanım amaç ve yerleri hakkında bilgi veriniz.
2. ALU devresi ile kontrol edilebilecek bir kontrol sistemi tasarlayınız (Hayali bir problem
üretiniz). Alternatif olabilecek
lecek sistemleri tartışınız.
tartı
53

lojik devreler laboratuarı deney föyü

Transkript

Benzer belgeler

SES İLE AKTİF OLAN ANAHTAR DEVRESİ (MC2830)

Lab 1 On-Calisma

kodlama

Tektronix Seri Haberleşme Testleri İçin Çözümler

(15) 2. Devre Analizi Bir elektrik devresinde akım ve gerilim

çekme deneyi