Temel Mantık Geçitleri

10/11/2011
Sayısal Elektronik
Bölüm 3
Elektronik Teknolojisi programı
Yrd. Doç. Dr. Mustafa Engin
2011-2012
TEMEL MANTIK GEÇİTLERİ
Temel Mantık Geçitleri
VE (AND) Geçidi
A
B
VEYA (OR) Geçidi
A
B
Y
Y = A•B
A
0
0
1
1
DEĞİL (NOT) Geçidi
Y
A
Y = A+B
B Y=A•B
0
0
1
0
0
0
1
1
A
0
0
1
1
Temel Mantık Geçitleri
B Y=A+B
0
0
1
1
0
1
1
1
Y
A Y=A’
0
1
1
0
Diğer geçitlerin elde edilebildiği geçitlere universal geçit
adı verilir. VED, VEYAD universal geçitlerdir.
A
Y=(A+B)'
B
A
A
B
Y
Y=(A.B)'
B
A
0
0
1
1
B (Y=A•B)’
0
1
1
1
0
1
0
1
Y=(A+A)'=A'
A
A
B
Y
Y = (A+B)’
A
0
0
1
1
B (Y=A+B)’
0
1
1
0
0
0
0
1
TAMPON (BUFFER)
Y
A
Y=A
A
0
1
Y=A
0
1
İki adet VEYAD kullanılarak VEYA geçidi elde edilebilir.
A
Y=(A+B)'
B
Y=((A+B)')'=A+B
Üç adet VEYAD kullanılarak VE geçidi elde edilebilir.
A
A'
B
B'
Y=(A'+B')'=A.B
Girişler birleştirilerek DEĞİL geçidi elde edilebilir.
A
VEYAD (NOR) Geçidi
Y = A•B
Y = A’
Universal (Genel) Geçitler

VED (NAND) Geçidi
Y=(A.A)'=A'
Üç adet VED kullanılarak VEYA geçidi elde edilebilir.
İki adet VED kullanılarak VE geçidi elde edilebilir.
A
B
A
A'
Y=(A'.B')'=A+B
Y=(A.B)'
Y=((A.B)')'=A.B
B
B'
1
10/11/2011
3 Girişli VE Geçidi
Simge
Y = A•B•C
Doğruluk Tablosu
C B A Y = A•B•C
0 0 0
0
0 0 1
0
0 1 0
0
0 1 1
0
1 0 0
0
1 0 1
0
1 1 0
0
1 1 1
1
Kullanılan VE Geçidi Tümdevreleri
TTL Mantık
Altı Girişli VE Geçidi Elde Etmek
Q = (A.B).(C.D).(E.F)
Değil (NOT) Geçidi
Simge
74LS08 Quad 2-Giriş
74LS11 Triple 3-Giriş
74LS21 Dual 4-Giriş
Giriş
A
0
1
Çıkış
Y=A’
1
0
CMOS Mantık
CD4081 Quad 2-Giriş
CD4073 Triple 3-Giriş
CD4082 Dual 4-Giriş
Kullanılan DEĞİL Geçidi Tümdevreleri
Schmitt Girişli Inverter
3 Girişli VED (NAND)
Simge
TTL Mantık
74LS04 Hex Inverter
74LS14 Hex Schmitt Inverter
74LS1004 Hex Inverting Drivers
CMOS Mantık
CD4009 Hex Inverter
CD4069 Inverter
Doğruluk Tablosu
A
B
C
Y
0
0
0
1
0
0
1
1
0
1
0
1
0
1
1
1
1
0
0
1
1
0
1
1
1
1
0
1
1
1
1
0
4 Girişli VED'in elde edilmesi
Y=(D•C•A•B)’
2
10/11/2011
3-Girişli VEYA Geçidi
Kullanılan VED Geçidi Tümdevreleri
•
74LS00 Quad 2-input
74LS10 Triple 3-input
74LS20 Dual 4-input
74LS30 Single 8-input
CMOS
–
–
–
B
C
Y
0
0
0
0
0
0
1
1
0
1
0
1
0
1
1
1
1
0
0
1
1
0
1
1
1
1
0
1
1
1
1
1
Y = (A+B)+(C+D)+(E+F)
3-Girişli VEYAD Geçidi
Simge
Doğruluk Tablosu
TTL


A
6 Girişli VEYA geçidi elde etmek
CD4011 Quad 2-input
CD4023 Triple 3-input
CD4012 Dual 4-input
Kullanılan VEYA Geçidi Tümdevreleri

Doğruluk Tablosu
TTL
–
–
–
–
•
Simge
A
B
C
Y
0
0
0
1
0
0
1
0
0
1
0
0
0
1
1
0
1
0
0
0
1
0
1
0
1
1
0
0
1
1
1
0
74LS32 Quad 2-input
CMOS



CD4071 Quad 2-input
CD4075 Triple 3-input
CD4072 Dual 4-input
Y=(A+B+C)'
4 Girişli VEYA geçidi elde etmek
Y = (A+B+C+D)'
Kullanılan VEYAD Geçidi Tümdevreleri
Özel VEYA (EX-OR) Geçidi
Simge
•
TTL Mantık
–
–
–
•
74LS02 Quad 2-input
74LS27 Triple 3-input
74LS260 Dual 4-input
Y=A ⊕ B
Doğruluk Tablosu
B
A
Y
0
0
0
0
1
1
1
0
1
1
1
0
CMOS Mantık
–
–
–
CD4001 Quad 2-input
CD4025 Triple 3-input
CD4002 Dual 4-input
3
10/11/2011
EXOR Geçidinin Elde Edilmesi
3-Girişli Özel VEYA (EX-OR) Geçidi
Simge
Y=A⊕B⊕ C
Doğruluk Tablosu
A
B
C
Y
0
0
0
0
0
0
1
1
0
1
0
1
0
1
1
0
1
0
0
1
1
0
1
0
1
1
0
0
1
1
1
1
Kullanılan EXOR Geçidi Tümdevreleri
•
Simge
Doğruluk Tablosu
B
0
0
1
1
TTL
–
•
EXNOR Geçidi
74LS86 Quad 2-input
Y = (A ⊕ B)'
CMOS
–
Simge
CD4030 Quad 2-input
Y=A⊕ B ⊕C
EXNOR Geçidinin Elde Edilmesi
Y
1
0
0
1
Y=A⊕ B
Doğruluk Tablosu
A
B
C
Y
0
0
0
1
0
0
1
0
0
1
0
0
0
1
1
1
1
0
0
0
1
0
1
1
1
1
0
1
1
1
1
0
Mantık Geçitlerinin Çıkış Diyagramı
t0 t1 t2 t3 t4 t5 t6
TTLMantık
74LS266 Quad 2-input
CMOS
CD4077 Quad 2-input
A
0
1
0
1
Girişler
A
B
Y=A•B
Çıkışlar
Y=A+B
Y=A’
1
0
1
0
Geçişler
1
0
1
0
1
0
4
10/11/2011
Kullanımı
Doğruluk Tablosu ve Mantık Devresi
A
B
C
Y
0
0
0
1
0
0
1
1
A
0
1
0
1
B
0
1
1
1
1
0
0
0
1
0
1
0
1
1
0
1
1
1
1
1
C
Y
CMOS, TTL
Voh = 2.8 v
Vih = 2.4 v
Yüksek seviye Gürültü Bölgesi = 0.4 v
Vil = 0.8 v
Vol = 0.4v
Düşük Seviye Gürültü Bölgesi = 0.4 v
Geçiş Bölgesi
74XX ve 54XX Serisi Tümdevreler
Temel Mantık Geçitleri
VCC
VCC
14 13 12 11 10 9
1
2
3
4
5
6
'00
8
7
GND
VCC
2
3
4
5
6
'10
8
7
GND
VCC
2
3
4
5
6
' 02
7
GND
1
2
3
4
'27
5
6
8
7
GND
2
3
4
5
6
'11
1
2
3
4
5
6
'04
8
7
GND
8
7
GND
1
2
3
4
'30
5
6
8
7
GND
2
3
4
5
6
'20
1
2
3
4
5
6
'08
8
7
GND
8
7
GND
14 13 12 11 10 9
1
2
3
4
5
6
'21
8
7
GND
VCC
14 13 12 11 10 9
1
14 13 12 11 10 9
VCC
14 13 12 11 10 9
VCC
14 13 12 11 10 9
1
VCC
14 13 12 11 10 9
VCC
14 13 12 11 10 9
VCC
14 13 12 11 10 9
1
1
8
VCC
14 13 12 11 10 9
1
VCC
14 13 12 11 10 9
2
3
4
'32
5
6
8
7
GND
14 13 12 11 10 9
1
2
3
4
'86
5
6
8
7
GND
5
10/11/2011
7400 ve 7404 Mantık Simgeleri
Veri yapraklarının Değerlendirilmesi
MAXIMUM RATINGS
Symbol
Parameter
Value
Unit
VCC DC Supply Voltage (Referenced to GND)
– 0.5 to + 7.0 V
V
V in
DC InputVoltage (Referenced to GND)
– 0.5 to VCC +0.5 V V
V out DC Output Voltage (Referenced to GND)
– 0.5 to VCC +0.5 V V
I in
DC Input Current, per pin
± 20
mA
Iout
DC Output Current, per pin
± 25
mA
ICC DC Supply Current, VCC and GND pins
± 50
mA
PD
Power Dissipation in Still Air, Plastic or Ceramic DIP †
750
mW
500
SOIC Package †
TSSOP Package †
450
Tstg Storage Temperature
–65 to + 150
°C
TL
Lead Temperature, 1 mm from Case for 10 Seconds
°C
260
Plastic DIP, SOIC, or TSSOP Package
300
Ceramic DIP
TTL 74 Serisi Tümdevre Özellikleri
Tümdevreler
İki tür entegre (Tümdevre) paketi yaygın olarak kullanılır.
0.335 – 0.334 in.
14 13 12 11 10
0.740 – 0.770 in.
14 13 12 11 10 9
2
3
4
5
6
6
7
0.228 – 0.244 in.
7
1
Pin no.1
identifiers
8
8
0.250 ± 0.010 in.
1
9
2
3
4
5
Lead no.1
identifier
14
1
DIP package
Çıkış Gücü (Fan Out)
Fan out (HIGH) = IOH(max) / IIH(max)
7400:400uA/40uA = 10
Fan out (LOW) = IOL(max) / IIL(max)
7400:16mA/1.6mA = 10
14
SOIC package
1
Propagasyon Gecikmesi
• Geçitlere giren işaretin çıkışı oluşturması
sırasında geçen süreye propagasyon
gecikmesi denir.
Mantık Aileleri
Part Number
74LS00
74ALS00
74F00
74HC00
74HCT00
74LVX00
74ABT00
Logic Family
Low-power Schottky TTL
Advanced low-power Schottky TTL
FAST TTL
High-speed CMOS
High-speed CMOS (TTL-compatible inputs)
Low-voltage CMOS
Advanced BiCMOS (TTL/CMOS hybrid)
6
10/11/2011
SMD KILIFLAR
Tetikleme İşareti
Yükselen Kenar
Düşen Kenar
7