Ayrıt Başlatılmış Kilitlemeler: Flip Floplar

Ayrıt Başlatılmış Kilitlemeler: Flip Floplar

Ayrıt Başlatılmış Kilitlemeler: Flip Floplar
Şimdiye kadar aktif girişlerle S-R ve D kilitleme devreleri ile uğraştık. Kilitleme sadece aktif giriş
harekete geçirildiğinde veri girişlerini (S-R veya D) yanıtlar. Fakat çoğu sayısal uygulamalarda
aktifleştirme girişinin harekete geçirildiği tüm zamanın yerine çok kısa bir zaman periyodu için
kilitleme devresinin yanıtının sınırlanması istenebilir. Çok katlı titreşici devresini aktifleştiren bir
metot ayrıt başlatılmış olarak adlandırılır, burada devrenin veri girişi bir durumdan diğer bir duruma
geçen aktif girişin sadece zamanını kontrol eder. Normal D kilitlemesine karşılık bir ayrıt-başlatma
için zamanlama diyagramlarını karşılaştıralım:
İlk zamanlama diyagramındaki çıkışlar enable (E) girişinin yüksek olduğu her durumda D girişini
yanıtlar, bu yüzden yüksek kalır. Enable (aktif) sinyali düşük duruma geri düşerse devre kilitlenmiş
kalır. İkinci zamanlama diyagramında devre çıkışında(larında) açıkça farklı yanıt görüyoruz: enable
sinyal düşükten yükseğe değiştiğinde yada geçtiğinde kısa zaman zarfında sadece D girişini
yanıtlar. Bu pozitif ayrıt-başlatma olarak bilinir.
Negatif ayrıt başlatma gibi bir şey de vardır ve aynı giriş sinyallerine aşağıdaki yanıtı verir:
Kare-dalganın enable sinyalinin geçiş kenarındaki çok katlı bir titreşici devresini her aktif
edişimizde, biz ona kilitleme yerine flip-flop deriz ve bu nedenle ayrıt-başlatılmış S-R devresi S-R
flip-flop gibi daha iyi bir şekilde bilinir ve ayrıt-başlatılmış D devresi D flip-flop u gibidir. Enable
sinyali saat sinyali şeklinde tekrar adlandırılmıştır. Aynı zamanda bu flip-flop ların veri girişlerini
(sırasıyla S, R ve D) eşzamanlı girişler olarak veririz çünkü sadece saat darbe kenarı (geçit)
zamanında etkilidir, böylece girişlerden ziyade her hangi bir çıkışın eşzamanlanması bu saat
darbesiyle değişir.
Fakat gerçekte bu ayrıt-başlatmayı nasıl başarırız? Normal S-R kilitlemesinden "geçitli" S-R
kilitlemesi oluşturmak bir kaç AND geçidi ile yeterince kolaydır fakat biz sadece değişen sayısal
sinyalin artan veya azalan kenarına dikkatini veren mantığı nasıl gerçekleştiririz? İhtiyacımız olan
şey sayısal bir devredir, bu devre keyfi zaman periyodu için girişin her harekete geçirilmesinde kısa
darbe çıkartır ve bu devrenin çıkışını kısaca kilitlemeyi aktifleştirmek için kullanırız. Burada
kendimizden biraz öne geçiyoruz fakat bu gerçekte tek kararlı çok katlı titreşicidir, buna şimdilik
darbe algılayıcı diyeceğiz.
Her bir çıkış darbesinin süresi darbe devresinin elemanları tarafından belirlenir. Merdiven
mantığında bir zaman-geciktirici röle kullanarak ve çok kısa zaman gecikmesi ile bu rahatlıkla
sağlanabilir:
Bu zamanlama fonksiyonunun yarı iletken bileşenlerle oluşturulması oldukça kolaydır çünkü her
mantık geçidinde olan zaman gecikmesini kullanır bu da ilerleme(yayılma) gecikmesi olarak bilinir.
Yapmamız gereken bir giriş sinyalini alıp ikiye ayırmak sonra sinyallerden birinin önüne bir geçit
veya bir geçit serisi koymak böylece o sinyali birazcık geciktirmek, sonra orijinal sinyali ve gecikmiş
olan sinyali iki girişli bir geçide vermek bu geçitten geciken sinyalin yetişemediği gecikmesiz
sinyaldeki düşükten yükseğe değişim zamanında zamanı olan kısa bir aralık için yüksek sinyal
çıktısı almaktır. Aşağıda bir giriş sinyalinin düşük-ten-yükseğe geçişindeki saat darbesini üreten
örnek bir devre vardır:
Bu devre son geçidi AND den NOR a değiştirerek negatif-ayrıt darbe altılayıcı devresine dönüşür:
Şimdi bir darbe algılayıcısının nasıl yapıldığın bildiğimize göre bunu bir flip-flop a çevirmek için bir
kilidin aktif girişine bağlandığını gösterelim. Bu durumda devre bir S-R flip-flop udur:
Saat sinyali (C) sadece düşükten yükseğe geçerken devre S ve R girişlerine cevap verir. Saat
sinyalinin ("x") bütün diğer durumları için devre kilitli olacaktır.
Aşağıda S-R flip-flop unun merdiven mantığı biçimi gösterilmiştir:
Merdiven diyagramında S-R kilit devresindeki eski E kontağının yerini CR3 röle kontağı alır ve hem
C nin hem de zaman-geciktirme kontağı TR1 in kapalı olduğu kısa bir süre için kapalıdır. Her iki
durumda da (geçit veya merdiven devresi), C düşükten (0) yüksek (1) durumuna geçiş yapmıyorsa
S ve R girişlerinin hiç bir etkisinin olmadığını görüyoruz. Aksi taktirde flip-flop un çıkışları önceki
durumlarına kilitlenir.
Darbe algılayıcı devresinin kilidi aktif yaptığı kısa bir süre için S-R flip-flop unun geçersiz
durumunun korunduğu önemli bir noktadır. Bu kısa zaman aralığı geçtikten sonra çıkışlar ya set
yada reset durumuna kilitlenir. Tekrar yarış durumu problemi kendini gösterir. Aktif sinyal olmadan
geçersiz bir çıkış durumu sürdürülemez. Fakat çok katlı titreşicinin geçeri "kilitlenmiş" durumları
olan -- set ve reset -- birbirinden bağımsızdır. Böylece çok katlı titreşici devresinin iki geçidi
birbirine üstünlük sağlamak için "yarışa girer" ve hangisi yüksek çıkış durumuna önce ulaşırsa
"kazanır".
Flip-flop ların blok sembolü bunlara karşılık gelen kilit sembollerinden biraz farklıdır:
Saat girişinin yanındaki üçgen sembolü bize bunların ayrıt-başlatma aygıtları olduğunu söyler ve
sonuçta bunların kilit değil flip-flop olduğunu gösterir. Yukarıdaki semboller ayrıt-başlatılmıştır: yani
saat sinyalinin arkan kenarındaki (düşük-ten-yükseğe) "zamanlar". Negatif ayrıt-başlatmalı cihazlar
saat giriş çizgisinin üzerinde baloncuk ile sembolize edilir.
Yukarıdaki flip-flop ların her ikisi de saat sinyalinin azalan kenarında (yüksek-ten-düşüğe geçiş)
"zamanlayacaktır".
•
ÖZET:
•
Bir flip-flop enable (aktif) (E) girişine bağlı "darbe algılayıcısı" ile bir kilitleme devresidir,
böylece saat darbesinin artma yada azalma kenarında kısa süre için aktifleştirilir.
•
Darbe algılayıcı devreleri merdiven mantık uygulamaları veya yarı iletken geçitleri
(yayılma(ilerleme) gecikmesi olgusunu kullanarak) için zaman-gecikmeli rölelerden yapılabilir.