Pdf 4 - hakanatabek.com

Transkript

Sakarya Üniversitesi / İDÖ / HMYO/ Elektrik ve Endüstriyel Elektronik Prog.
2.Aşama ; Devre bağlantısının gerçekleştirilmesi,
Şekil 357: Tristör’lü doğrultmaç deney bağlantı şeması
3.Aşama ; Simülasyonun yapılması için test cihazlarının ayarlanması,
A ve B kanallarını giriş ve çıkış gerilimini ölçebilecek uygun genlik ve zaman konumuna
aşağıdaki gibidir ;
Osilaskop : Timebase :5 msn/div
Channel 1 : 10 V/div, Y position : 0
alınız, Değerler
Şekil 358: Kontrollü Yarım Dalga doğrultma Osilaskop ekranı
Osilaskop’tan da görüldüğü gibi, pozitif alternansta iletime geçebilecek şekilde polariteye sahip tristör ilk
pozitif (+) alternansta kesimdedir. İkinci alternansın orta değerinde bizim anahtarla verdiğimiz tetikleme ile
iletime geçmiş anahtar açılsa bile iletimde kalmış , ancak eksi (-) alternansta tekrar kesime gitmiştir. Tekrar
iletime geçmesi pozitif (+) alternansta ve tekrar tetiklendiğinde olacaktır.
Devrede ki lambanın yanması sadece pozitif (+) alternansta olup , ayrıca tristörün bu alternansta iletime
sokulmasına bağlıdır.
14.3. TASARIM - 39 : Lojik Kapılarla Alarm Devresi Tasarımı
Sayısal mantık kapıları dijital elektroniğin temelini oluşturmaktadır.Günümüzde devamlı değişim ve gelişim
gösteren dijital elektronik, sayısal donanım gerektiren birçok uygulamalar, sayısal kontrol teknolojisi
temelinde hep sayısal mantık yer almaktadır.
Bu tasarımda lojik
gerçekleştirilecektir.
kapı olarak bildiğimiz
NAND kapısını kullanarak, basit bir alarm
1.Aşama ; Malzemenin tasarım alanına getirilmesi. Malzemeler Select a Component penceresinden,
Kaynak için ; Sources ana grubundan Power_Sources alt grubundan 4 adet DC_Power kaynağı,
NAND için ; Misc Digital ana grubunun TIL alt grubundan 2adet NAND2 kapısı,
Bilgisayar Destekli Tasarım Uygulamaları / Hzr : H. Atabek
63
devresi
Direnç için ; Basic ana grubunun Resistor alt grubundan 2 adet 330.0Ohm_5% ve bir adet 3.0KOhm_5%
direnç,
Toprak için ; Sources ana grubundan Power_Sources alt grubundan 6 adet Ground topraklama elemanı,
Diyot için ; Diodes ana grubundan Diodes_Vittual alt grubundan Diode_Virtual elemanı,
Coils-relays için ; Electro_Mechanic ana grubunun COILS_RELAY alt grubundan Control_NC rölesini,
Led_Red için
; Diodes ana grubunun LED alt grubundan LED_red ledini,
Buzzer için
; Indicator ana grubunun Buzzer alt grubundan Buzzer elemanını,
Anahtar için
; Basic ana grubunu altındaki Switch grubundan SPST anahtarı,
Sinyal Jeneratör ve Osilaskop için ; Instrument Toolbar araç çubuğundan,
seçilerek tasarım alanına getirilmesi ;
Şekil 359: Seçilen malzemeler
2.Aşama ; Devre bağlantısının gerçekleştirilmesi ve simülasyon,
Şekil 360: NAND kapılarından oluşan alarm devresi bağlantısı
3.Aşama ; Simülasyon sonucunun
osilaskop ekranından izlenmesi ;
A ve B kanallarını sinyal jeneratörünü
ve çıkış gerilimini ölçebilecek uygun
genlik ve zaman konumuna alınız,
Değerler aşağıdaki gibidir ;
Sinyal Jeneratörü :
5V,
frekansı 1 Hrz,
kare dalga,
Osilaskop :
Timebase :10 msn/div
Channel 1: 5 V/div, Y position : 0
Channel 2: 5 V/div, Y position :-1.4
Şekil 361: NAND kapılarından oluşan alarm devresi ekranı
64
Anahtar kapalıyken led yanmamakta ve buzzerden ses gelmemektedir, Anahtar açıldığın da ise hem sesli
uyarı hemde ışıklı uyarı olmaktadır.
14.4. TASARIM - 40 : Bir Bit Karşılaştırıcı Devresi Tasarımı
Karşılaştırıcı devreleri, A ve B gibi iki sayıyı karşılaştırıp , A<B, A=B ve A>B durumunu üç binary
değişkenle belirleyen devrelerdir.Aritmetik lojik devrelerinde önemli rol oynar. Böyle devreler toplama ve
çıkarma yapmak için gereklidir. Karşılaştırıcı devreler , girişleri aynı veya farklı iken çıkış veren ve başka
bir sistemi kontrol eden devrelerde ile, binary adres karşılaştırması yapan devrelerde de kullanılır.
En basit karşılaştırma işlemi yapan kapı EX-0R gate’tir. EX-OR kapısında girişler aynı iken (her ikisi 0 ve 1)
çıkış 0, girişler farklı iken (biri 0, diğeri 1) çıkış 1 dir.
AND için
; Misc Digital ana grubunun TIL alt grubundan 2 adet AND2 kapısı,
ENOR için ; Misc Digital ana grubunun TIL alt grubundan 1 adet ENOR2 kapısı,
NOT için
; Misc Digital ana grubunun TIL alt grubundan 2 adet NOT kapısı,
Toprak için ; Sources ana grubundan Power_Sources alt grubundan 1adet Ground topraklama elemanı,
Anahtar için; Basic ana grubunu altındaki Switch grubundan 2 adet SPST anahtarı,
Led_Red için ; Diodes ana grubunun LED alt grubundan 3 adet LED_red ledini,
seçilerek tasarım alanına getirilmesi;
Şekil 363: Bir bit karşılaştırıcı lojik devresi
3.Aşama ; Devrenin test edilmesi; Burada anahtar kapalı yani gerilim var lojik 1, anahtar açık gerilim yok
lojik 0 kabul edilmiştir.
A ve B girişlerine aynı değerler uygulandığında A=B çıkışındaki lambanın yandığı,
A=0 ve B=1 uygulandığında A<B çıkışındaki lambanın yandığı ,
A=1 ve B=0 uygulandığında A>B çıkışındaki lambanın yandığı gözlemlenmektedir.
14.5. TASARIM - 41 : İki Bit Karşılaştırıcı Devresi Tasarımı
Bir evvelki tasarımda bir bitlik binary kodları karşılaştırmıştık. Bu kodların onluk sayı sistemindeki karşılığı
0 ve 1 idi.
Bu tasarımda ise iki bitlik binary kodları karşılaştırmasını gerçekleştirilmiştir. İki bitlik kodlardan elde
edebileceğimiz onluk sayı sistemine göre sayı değeri ise 0,1,2 ve 3 tür.
65
AND için
; Misc Digital ana grubunun TIL alt grubundan 7 adet AND2 kapısı,
ENOR için ; Misc Digital ana grubunun TIL alt grubundan 2 adet ENOR2 kapısı,
OR için
; Misc Digital ana grubunun TIL alt grubundan 1 adet OR2 kapısı,
NOT için
; Misc Digital ana grubunun TIL alt grubundan 4 adet NOT kapısı,
Led_Red için ; Diodes ana grubunun LED alt grubundan 3 adet LED_red ledini,
Anahtar için ; Basic ana grubunu altındaki Switch grubundan 4 adet SPST anahtarı,
seçilerek tasarım alanına getiriniz.
Şekil 365: İki bit karşılaştırıcı lojik devresi
3.Aşama ; Devrenin test edilmesi; devrenin testi için aşağıdaki tabloda verilen anahtarlama pozisyonlarını
girişe uygulamamız gerekir. Burada anahtar kapalı yani gerilim var lojik 1, anahtar açık gerilim yok lojik 0
kabul edilmiştir.
BİNARY KOD
A SAYISI
A1
A2
0
0
0
1
1
0
1
1
Onluk Sayı
Sisteminde
0
1
2
3
BİNARY KOD
B SAYISI
B1
B2
0
0
1
1
0
1
1
0
Onluk Sayı
Sisteminde
Karşılaştırma
Sonucu
0
3
1
2
A=B
A<B
A>B
A>B
Tablo 1: İki bit karşılaştırıcının kontrol tablosu
4.Aşama ; Tasarladığımız devreyi Subcircuit (özel devre) olarak tasarlarsak ; devrede lojik kapılar içerde
ve anahtar ve ledlerin dışarıda kalacak şekilde seçip Place menüsü’den Replace by Subcircuit komutu
çalıştırıp özel devre ismini vererek aşağıdaki gibi comparator özel devresini elde ederiz.
66
Şekil 366: İki bit karşılaştırıcının Subcircuit (özel devre) devresi
Comparator özel devresi aynı zamanda yeni bir çalışma alanında açılmıştır. Bu özel devrenin iç yapısı
aşağıdaki gibidir.
Şekil 367: Comparator Subcircuit (özel devre) devresi
14.6. TASARIM - 42 : Logic Converter Kullanılarak Yapılan Dijital Devreler
Özel bir
dijital devre test cihazı olan Lojic Convertor, MultiSIM7 program üreticileri tarafından
canlandırılmış, gerçekte olmayan çok özel , kullanışlı ve yararlı bir test cihazıdır.
Bu cihazı kullanarak çok kolay bir şekilde lojik devre tasarımları gerçekleştirmekte ve mevcutlar test
edilmektedir.Bu cihazın kullanımı pekiştirmek amacıyla aşağıdaki lojik tasarım düşünülmüştür.
Bir yarışmada 4 jüri bulunmaktadır. Jürilerin en az 3’ nün Evet’i ile yarışmacı ön elemeyi kazanmaktadır.
Jüriler evet ve hayır kararlarını önlerindeki buton yardımıyla diğer jürilere ve yarışmacıya göstermeden
vermektedirler. Yarışmacıda sonucu önündeki ledler yardımıyla öğrenmektedir. Yeşil led ön elemeyi
geçtiğini, kırmızı led elendiğini bildirmektedir. Yarışmacı her jürinin kararını bilmemekte sadece toplu
sonucu öğrenmektedir.
Devre yi Logic Converter kullanırak
tasarlayalım.
1.Aşama ; Malzemeleri
alanına getirilmesi,
tasarım
Logic Converter için ; Instrument
Toolbar araç çubuğundan,seçilerek
tasarım alanına getiriniz,
2.Aşama ; Sistemin
doğruluk
tablosunun oluşturulması; dört veya
üç jürinin evet oyunda çıkış 1 olmalı,
diğer durumlarda
çıkışlar 0 dır.
Jürinin evet oyu lojik 1, hayır oyu 0
lojiği ile ifade edilmiştir.
Şekil 369: Jüri Sis. doğruluk tablosunun Logic Conv. işlenmesi
67
3.Aşama ; Oluşturduğumuz doğruluk tablosunu Logic Converter’e girilmesi,
4.Aşama ;Girdiğimiz doğruluk tablosundan, Aşağıdaki düğmeler yardımıyla, Boolean ifadesi ve sadeleşmiş
ifadenin elde edilmesi.
düğmesi
ile, boolean ifadesi aşağıdaki pencerede belirecektir.
düğmesi ile, elde edilen boolean ifadesi sadeleşiyor ise sadeleştirilecektir.
Şekil 370: Jürilerin doğruluk tablosunun boolean ifadesi
Şekil 371: Jürilerin doğruluk tablosunun boolean ifadesinin sadeleşmiş ifadesi
5.Aşama ;Sadeleşmiş boolean ifadesinden aşağıdaki düğme kullanılarak istenen dijital devrenin çizdirilmesi.
düğmesi ile, dijital devreyi çizdirirsek aşağıdaki şekli elde ederiz.
Şekil 372: Tasarlanan lojik devrenin şeması
6.Aşama ; Devrenin sadece NAND kapılarından
edebiliriz.
oluşan tasarımını aşağıdaki düğmeyi kullanarak elde
düğmesi ile, dijital devrenin sadece NAND kapılarından oluşan modeli gelir.
Şekil 373: Tasarlanan lojik devrenin şeması (sadece NAND kapıları)
7.Aşama ; Devrenin tamamlanarak kontrol edilmesi ; Yukarıda oluşturulan lojik kapıların eleman sayıları
büyük olduğu için öncelikle bu lojik devrelerden herhangi birinin Subcircuit (özel devre) devresini yaratıp,
bu özel devre üzerine jüri oylama sistemini kuralım.
68
Şekil 374: Tasarlanan lojik devrenin şeması
14.7. TASARIM - 43 : Boolean İfadesinin Lojik Diyagramın Elde Edilmesi
Çıkış matematik modeli (boolean ifadesi) bilinen bir
cihazı ile elde edilmesi.
lojik devrenin lojik diyagramını Logic Converter test
ÇIKIŞ = A’BC’+A’BC çıkış boolean ifadesinin lojik diyagramını elde edelim.
1.Aşama ; Malzemeleri tasarım alanına getirilmesi,
Logic Converter için ; Instrument Toolbar araç çubuğundan, tasarım alanına getiriniz.
2.Aşama ; Logic Converter simgesini çift tıklayarak ön panel görüntüsünü büyütünüz. A’BC’+A’BC boolean
ifadesini Logic Converter en altındaki pencerede klavyeden aşağıdaki gibi giriniz.
Şekil 375: Klavyeden boolean ifadesi girilmesi
3.Aşama ; Aşağıdaki butona basarak girilen boolean iafdesinin doğruluk tablosu elde edilir.
; boolean ifadesini doğruluk tablosunu elde eder. Aşağıda bu düğmeye bastığımızda
elde edilen doğruluk tablosu görülmektedir.
Şekil 376: Booelan ifadesinin doğruluk tablosunun elde edilmesi
4.Aşama ; Aşağıdaki butona basarak girilen boolean ifadesinin dijital devresini çizdiriniz.
düğmesini tıklayarak; çizilecek devre çalışma alanına taşınmaya hazır olarak yani
tüm elemanları seçili olarak belirecektir. İsterseniz devreyi bu seçili halde iken taşıyabilir veya bir makro
içine koyabilirisiniz. Seçimi iptal etmek için çalışma alanının boş bir yerine tıklamanız yeterli olacaktır. Elde
edilen dijital devre aşağıdaki gibidir.(sadeleşmemiş)
69
Şekil 377: Booelan ifadesinin lojik diyagramı
5.Aşama ; Aşağıdaki butona basarak girilen boolean ifadesinin sadeleştirip tekrar sadeleşmiş dijital devreyi
çizdirebiliriz.
düğmesini tıkladığımızda, A’B’+AC’+BC sadeleşmiş çıkış fonksiyonunu elde ederiz.
düğmesini tıklayarak; sadeleşmiş boolean ifadesinin
Doğruluk tablosu değişmemiştir.
dijital devresini çizebiliriz.
Şekil 378: Sadeleşmiş İfade ve dijital devre (sadeleşmiş)
14.8. TASARIM - 44: Lojik Diyagramın Doğruluk Tablosunun Elde Edilmesi
Lojik diyagramı bilinen lojik devrelerin Logic Converter yardımıyla doğruluk tablosunun elde edilmesi veya
test edilmesi.
Aşağıda verilen lojik devreyi oluşturarak doğruluk tablosunu elde edelim.
1.Aşama ; Malzemeleri tasarım alanına getirilmesi,
Malzemeler Select a Component penceresinden,
Kapılar için ; MiscDigital ana grubunun TIL alt grubundan OR3 1 adet , AND3 ve NOT kapısından 3 adet,
Logic Converter için ; Instrument Toolbar araç çubuğundan,
tasarım alanına getiriniz.
2.Aşama ; Devre bağlantı şeması,
70
Şekil 380: Devre bağlantı şeması
3.Aşama ; Logic Converter simgesini çift tıklayarak ön panel görüntüsünü büyütünüz. Aşağıdaki düğmelere
sıra ile basınız ;
düğmesini tıklayınız; sol bölümde
tablosu görüntülenecektir.
devrenin girişleri ile çıkışlarını veren doğruluk
Şekil 381: Logic Converter ön paneli ve devre doğruluk tablosu
4.Aşama ; İstersek
edebiliriz.
tuşu yardımıyla lojik devrenin çıkış boolean ifadesini de elde
Şekil 382: Lojik devrenin çıkış fonksiyonu
14.9. TASARIM - 45: 555 İle Kare Dalga Üreteci Tasarımı
555 timer entegresi genellikle astable multivibratör, monostable multivibratör veya voltaj kontrollü olarak
kullanılır. Bir timer entegresi, iki karşılaştırıcı, bir gerilim bölücü direnç, bir flip-flop ve deşarj
transistöründen meydana gelmiştir. Çıkışı iki durumludur, yani gerilim seviyesi ya 1 yada 0 dır. Çıkışındaki
lojik seviyenin sıkılığı, con girişine uygulanacak sinyal ile kontrol edilebilir. Bunun için giriş ucuna, zaman
geciktirmeyi sağlayıcı bir kondansatör harici olarak bağlanır.
Bu tasarımda 555 entegresi kullanılarak kare dalga elde edilmeye çalışılmıştır. Frekans değiştirmek için R
ve C ile ayar yapılabilir. Elde edilen kare dalganın genliği;
Vout(p-p) = 6.Vp-p dir.
Kaynak için ; Sources ana grubundan Power_Sources alt grubundan DC_Power kaynağı,
Direnç için ; Basic ana grubunun Resistor alt grubundan 3.3KOhm_5%, 6.8kOhm_5% direnç,
Kondansatör için ; Basic ana grubunun Capacitor alt grubundan 100nf ve 10nf kondansatörden 1 adet,
555 için ; Mixed ana grubundan Timer alt grubundan lm555cm elemanı,
71
Osilaskop için ; Instrument Toolbar araç çubuğundan seçilip, masa üstüne getirilmesi,
2.Aşama ; Devre bağlantısının gerçekleştirilmesi,
Şekil 384: 555 devre bağlantısı
3.Aşama ; Simülasyonun yapılması için test cihazlarının ayarlanması, simülasyon
A ve B kanallarını sinyal jeneratörünü ve çıkış gerilimini ölçebilecek uygun genlik ve zaman konumuna
alınız, Değerler aşağıdaki gibidir ;
Osilaskop : Timebase :500 microsn/div
Şekil 385: Devrenin gerilim kazancının osilaskoptan incelenmesi
72
14.10. TASARIM - 46: Counters (Sayıcılar) : Asenkron (senkronizasyonsuz) Sayıcı Tasarımı
Her bir clock palsinden, önceden belirlenen durum sırasından geçen devreye sayıcı (counter) adı verilir.
Devre sayıcı fonksiyonunun yanında, frekans bölme, bilgi depolama ve kodlayıcı olarak geniş uygulama
alanına sahiptir. Her sayıcıda, temel eleman F/F dur.
Asenkron sayıcıda her F/F ayrı bir zamanlama palsine sahiptir. Uygulamada clock palsi sayıcı devresindeki
ilk F/F’ a uygulanır. İlk F/F konum değiştirince bu 2. F/F’u tetikler, buda 3. F/Fu tetikler. Bu sayıcılarda en
önemli özellik çalışma hızıdır. Örneğin aşağıdaki örnekte olduğu gibi ; asenkron sayıcının yapısında 4 adet
F/F kullanılsın ve her bir F/F’un yayılım gecikmesi 20 nsn ise toplam gecikme zamanı 80 nsn olacaktır.
JK_FF için ; Misc-Digital ana grubundan TIL alt grubundan 4 adet JK_FF elemanı,
Toprak için ; Sources ana grubundan Power_Sources alt grubundan 2adet Ground topraklama elemanı,
Probe için ; Indicators ana grubundan Probe alt grubundan 4 adet Probe_Blue elemanı,
Anahtar için; Basic ana grubunu altındaki Switch grubundan 1 adet SPST anahtarı,
Clock_Current için ; Sources ana grubundan Signal_Current alt grubundan 1 adet Clock_Current kaynağı,
DCD_HEX Display için ; Indicators ana grubundan Hex_DISPLAY alt grubundan DCD_HEX display elemanı,
masa üstüne getirilmesi,
2.Aşama ; Devre bağlantısının gerçekleştirilmesi, simülasyon..
Şekil 387: 4 bitlik asenkron sayıcıdan 5 sayısının elde edilmesi
4 bitlik Binary yukarı asenkron sayıcı devresi 0’ dan 15’ e kadar saydığı için toplam 16 değişik durum alır ve
MOD_16 up counter olarakta bilinir. Bit ağırlığının 8 olduğu çıkış MSD, bit ağırlığının 1 olduğu çıkış ise LSD
dir. Her bir F/F un konum değiştirebilmesi için J ve K girişlerine lojik 1 (+5V) uygulanmıştır. Sayıcı çıkışları
her bir F/F ‘ un Q çıkışından alınmıştır. Clock Palsı yapılan uygulamada ilk F/F’un clock girişine
uygulanmıştır. Sayıcı çıkışındaki saymayı decimal olarak görebilmek için bir gösterge, sayıcı çıkışına
bağlanmıştır. Bu göstergenin içinde aynı zamanda binary’den decimale kod çözücü devresi vardır. Çünkü,
sayıcı çıkışındaki lambaların gösterdiği değerler binary, display’ın gösterdiği değer ise decimaldir.
73
Sayıcı devresine göstergeyi bağlarken dikkat edilecek nokta ; sayıcının en düşük değerli çıkışı (LSD)
göstergenin sol ucuna, MSD ucu ise sağ ucuna bağlanmalıdır.
14.11. TASARIM - 47: Counters (Sayıcılar) : Senkron (eş zamanlı) Sayıcı Tasarımı
Senkron (eş zamanlı) sayıcılarda, clock palsi aynı anda F/F’ lara uygulanır. Tüm F/F lar aynı anda durum
değiştirdiği için bu sayıcılara eş zamanlı sayıcı adı verilir.
Sayıcı yapısındaki tüm F/F’ larla aynı anda zamanlama palsı uygulandığında, sayıcının çalışma durumu
zamanlama palsı görünmeden önceki JK girişlerindeki çalışma durumları tarafından belirlenir. Asenkron
sayıcılara göre daha hızlı çalışma üstünlüğü vardır. Her birim durum için belirli gecikme süresi vardır. F/F’
ların çıkışları zamanlama palsı ile aynı anda değişir.Senkron sayıcılarda çoğunlukla harici kapılar kullanılır.
Bu tasarımda 0-1-2 sayılarını periyodik olarak sayan senkron sayıcı JK F/F’ larla tasarlanmıştır.
JK_FF için ; Misc-Digital ana grubundan TIL alt grubundan 2 adet JK_FF elemanı,
Toprak için ; Sources ana grubundan Power_Sources alt grubundan Ground 2 adet topraklama elemanı,
2.Aşama ; Devre bağlantısının gerçekleştirilmesi, simülasyon.
Şekil 389: 2 bitlik (MOD-3) senkron sayıcıdan 2 sayısının elde edilmesi
MOD-3 senkron sayıcıda F/F’ ların Q çıkışlarına lamba bağlanırsa her bir clock palsın da sayıcının 0Æ 1Æ
2Æ 0 Æ şeklinde ring yapmakta olduğu görülür.
F/F’ ların çıkışına kod çözücülü display bağlanmıştır.
14.12. TASARIM - 48: Shift Registers (Kaymalı Kaydediciler) Tasarımı
Her F/F bir bitlik saklama kapasitesine sahip bir elemandır. İkili bilgileri saklamaya yarayan devrelere
Kaydedici adı verilir. n bitlik kaydedicide n tane F/F vardır ve n adet binary bilgiyi saklayabilir. Kaydediciler
sayıcı ve bellek birimlerinde yaygın olarak kullanılır.
74
- Shift register’lar bilgi-giriş çıkışlarına göre 4
gruba ayrılırlar ;
a-Seri giriş - seri çıkış
b-Seri giriş - paralel çıkış
c-Paralel giriş – paralel çıkış
d-Paralel giriş – seri çıkış
- Kaydırma işlemlerine göre de 3 gruba ayrılırlar;
a-Sağa kaymalı kaydedici
b-Sola kaydedici
c-Sağa-sola kaymalı kaydediciler
Bu tasarımda sağa kaymalı seri giriş – paralel data çıkışlı
gerçekleştirilmiştir.
4 bitlik D F/F ile yapılan shift register devresi
D_FF için
; Misc-Digital ana grubundan TIL alt grubundan 4 adet D_FF elemanı,
Anahtar için ; Basic ana grubunu altındaki Switch grubundan 2 adet SPST anahtarı,
Toprak için ; Sources ana grubundan Power_Sources alt grubundan Ground topraklama elemanı,
Şekil 391: 4 bitlik Shift Register devre bağlantısı
3.Aşama ; Devre simülasyonu sonucunda
aşağıdaki tabloda verilmiştir.
F/F’ ların paralel
çıkışlarınındın elde edilen lojik değerler
Tablo 2: 4 bitlik Shift Register devre kontrol tablosu
Eğer seri data girişi, devamlı gelmiş olsaydı tüm F/F’ların çıkışı shift puls’ından sonra sırayla 1 olacak ve 1
olarak kalacaktır. Bu durumdaki tablo aşağıdaki gibidir.
75
Tablo 3: 4 bitlik Shift Register devre kontrol tablosu
Shift Register F/F’ ların paralel çıkışlarına çıkışındaki kaymayı decimal olarak görebilmek için bir gösterge
bağlanmıştır. Bu göstergenin içinde aynı zamanda binary’den decimale kod çözücü devresi vardır. Çünkü,
F/F’ ların çıkışındaki lambaların gösterdiği değerler binary, display’ın gösterdiği değer ise decimaldir.
14.13. TASARIM - 49: 7 Segment’li Decorder İle Sayıcı Devre Tasarımı
7_Segment’li display ile yapılan sayıcı devrelerinde genelde 7446, 7447, 7448 gibi 74xx entegreleri
kullanılır.Bu tasarımda 74xx ailesinden BCD-7SEG-DCD entegresi kullanılmıştır.
Bu entegrenin A,B,C,D girişlerine BCD kodundaki sayı girilir. Kod çözücü bu sayıya karşılık gelen decimal
sayının 7_Segment display’de ondalık sayı olarak gösterilmesi için gerekli 7 çıkışını aktif yapar. Bu kod
çözücünün girişleri ve çıkışları aktif 1 ‘ dir.
Ayrıca bu entegrelerin A,B,C ve C girişlerinden başka, 3 adet girişi vardır. Bu girişlerin fonksiyonu;
LT: Lamb testing ; Hgirişi 0 olduğunda tüm çıkışları 1 yapar. (display tüm ledleri yanar)
BI : Blanking Input ; Giriş 0 olduğunda tüm çıkışları 0 yapar. (display tüm ledleri söner)
RBI : Bu girişe birden fazla 7_Segment display kullanıldığında , bir önceki haneden gelen RBO çıkışına
bağlanarak kararmasını sağlar.
BCD_7SEG_DCD için ; Misc-Digital ana grubundan TIL alt grubundan BCD_7SEG_DCD elemanı,
DCD_HEX Display için ; Indicators ana grubundan
Hex_DISPLAY alt grubundan SEVEN_SEG_COM_K
display elemanı,
Probe için ; Indicators ana grubundan Probe alt grubundan 7 adet Probe_Blue ele Anahtar için; Basic ana
grubunu altındaki Switch grubundan 3 adet SPST anahtarı,
Direnç için ; Basic ana grubunun Resistor alt grubundan 30.0Ohm_5% direnç,
Word Generator ve Logiz Analyzer için ; Instrument Toolbar araç çubuğundan,
2.Aşama ; Devre bağlantısının gerçekleştirilmesi, simülasyon.
76
Şekil 393: BCD-7SEG-DCD entegresi ile 7_segment display kullanılarak yapılan sayıcı devre bağlantısı
3.Aşama ; Devre simülasyonu için Word Generator’üne girilecek binary kodlar ve çıkışların izlendiği Logic
Analyzer ekranı aşağıdaki gibi olmalıdır.
Şekil 394: Word Generator ve Logic Analyzer ekranı
4Aşama ; BCD-7SEG-DCD entegresinin sırasıyla LT girişin, açarak (0 yaparak) display yanma kontrolünü,
BI girişini açarak (0 yaparak) display sönme kontrolünü yapınız.
14.14. TASARIM - 50: 7490 Entegreli 0-9 BCD Sayıcı
7490 entegresi BCD 0000 ile 1001 arasında yani decimal 0-9 sayıcı entegresidir. Entegrenin BCD sayıcı
olarak kullanılabilmesi için devreye uygulanacak clock girişinin INA dan uygulanması ve QA çıkışının INB ‘
ye irtibatlandırılması şarttır. Eğer sayıcı (0-7) mod 8 sayıcı olarak çalıştırmak istenirse bu durumda INA girişi
boş bırakılır ve QA çıkışı kullanılmaz. Devrede INB den clock pulse uygulanır ve QB, QC ve QD den 3 bit
çıkış alınır. Bu 7490 entegresinin önemli bir özelliğidir.
77
BCD_7SEG_DCD için ; Misc-Digital ana grubundan TIL alt grubundan BCD_7SEG_DCD elemanı,
DCD_HEX Display için ; Indicators ana grubundan
Hex_DISPLAY alt grubundan SEVEN_SEG_COM_K
display elemanı,
Direnç için ; Basic ana grubunun Resistor alt grubundan 30.0Ohm_5% direnç,
7490 Entegresi için ; TTL ana grubundan 74STD alt grubundan 1 adet 7490N kaynağı,
Şekil 396: 7490 Entegreli 0-9 sayıcı devre bağlantısı
14.15. TASARIM - 51: 7490 Entegreli 0-99 Sayıcı
0-99 sayıcı 2 adet ayrı 7490 entegresinden oluşan 0-9 sayıcıdan oluşturulabilir. Burada 0...9 sayma
işleminden sonra 10 rakamını oluşturabilmek için 2. sayıcının (soldaki) INA girişine bir tetiklemenin
verilerek 1 rakamına ulaşması sağlanır. Böylece sağdaki ilk sayıcı 9 dan 0 giderken soldaki ikinci sayıcı 0
dan 1’ gidecektir. Yani ilk sayıcı ilk saymayı bitirince 2. sayıcıya tetikleme yollamalıdır. Bu işlem için QA ve
QD çıkış uçlarından elde edilen sinyalin AND kapısı ile çıkışı alınarak 2. sayıcıya tetikleme olarak yollanır.
AND kapısı çıkışı yalnızca 9 durumunda 1 sayma zamanı süre ile lojik 1 çıkışında kalacak ve tekrar lojik 0’ a
dönecektir.
Birinci sayıcının tekrar 0-9 saymasından sonra AND kapısı çıkışı tekrar 1 durumuna geçerek ikinci sayıcıya
clock işareti vererek 1 rakamını 2 olmasını sağlayacak ve 20 sayısı elde edilecektir. Bu işlem 99 kadar
devam eder ve bu rakamdan sonra her iki sayıcı 0 girerek 00 rakamı elde edilir.
Bu tasarım aşağıdaki gibi gerçekleştirilmiştir.Seçilen malzemeler bir
katıdır, ilave olarak AND kapısı eklenmiştir.
evvelki 7490 entegreli sayıcının iki
78
Şekil 397: 7490 Entegreli 0-99 sayıcı devre bağlantısı
14.16. TASARIM - 52: 74164 Entegreli Yürüyen Işık (Yedili) Tasarımı
74164 Entegresiyle yapılan yürüyen yedili led devresinde, her bir led ON durumuna geçtikten sonra clear
yapılıncaya kadar
ON durumunu korumaktadır. Böylelikle önce
1. led yanmakta sonra 1. led ON
durumunda iken 2. led , 1. ve 2. led ON durumunda iken 3. led olmak üzere son 7. lede kadar bu format
gitmektedir. 7. led ON durumuna geçince devrenin clear ya da reset edilmesi gerekir. Bu sebep den 74164
entegresinin 9 nolu CRR girişi normalde pasif olarak +5 V ile bekletilmektedir. 8. F/F çıkışı QH= 1 olunca
NAND kapısı girişlerine 1 ve 1 uygulanır ve çıkışı lojik 0 olarak clear görevi görmek üzere kullanılarak tüm
çıkışlar 0’ a çekilir.
Direnç için ; Basic ana grubunun Resistor alt grubundan 7 adet 150.0Ohm_5% direnç,
74164 Entegresi için ; TTL ana grubundan 74STD alt grubundan 1 adet 74164N kaynağı,
NAND kapısı için ; Misc Digital ana grubundan TIL alt grubundan 1 adet NAND2 kapısı,
LED için ; Diodes ana grubundan LED alt grubundan 7 adet LED_blue led diyotu ,
79
Şekil 399: 74164 Entegreli yürüyen ışık devre bağlantısı
3.Aşama ; İstenirse led’ lerin polaritesi çevrilerek ve ledleri besleyen kaynak kaldırılarak sadece topraklama
yapılarak, ledlerin 2. aşamadakinin tersine olarak yanmaya ve sönmesi sağlanabilir.
80

Pdf 4 - hakanatabek.com

Transkript

Benzer belgeler

Iphone, ipad ve ipod touch gibi IOS işletim sistemini kullanan akıllı

SS044 SS045 - Hacettepe University Faculty of Health Sciences

ISO 9001 Teknik Ressam Görev Tanımı

SES İLE AKTİF OLAN ANAHTAR DEVRESİ (MC2830)

ELM224-LOJİK DEVRE ve TASARIM UYGULAMA