Deney Föyü - Mühendislik Fakültesi

İSTANBUL ÜNİVERSİTESİ
MÜHENDİSLİK FAKÜLTESİ
ELEKTRİK-ELEKTRONİK
MÜHENDİSLİĞİ BÖLÜMÜ
LOJİK DEVRELER LABORATUARI
DENEY FÖYLERİ
LABORATUARLAR HAKKINDA AÇIKLAMA
Genel bilgi ve uyarılar:
1. Laboratuarlar programda belirtilen giriş ve çıkış saatlerine uygun olarak yapılır.Deneylere 15
dakika ve daha fazla süre geç kalan öğrenciler alınmaz.
2. Laboratuara gelmeden önce öğrencilerin o gün yapacakları deneylere ait deney föyünü dikkatle
okumaları ve deneyle ilgili teorik bilgileri çeşitli kaynaklardan öğrenmiş olmaları gerekir.
3. Deney föyünde (eğer varsa) istenilen “ön çalışma” yı yapmadan deneye gelen öğrenci deneye
katılamaz ve deneye girmemiş sayılır.
4. Deneyden önce ve deney süresince konu hakkında sorular sorulur , bu sorulara alınan cevaplar
ve deney raporları referans alınarak öğrencinin deney notu belirlenir.
5. Geçerli bir sebepten dolayı deneye katılmayan öğrenciler yarıyıl sonunda belirlenecek olan
telafi haftasında bu deneyi yapacaklardır. Birden fazla katılmayan öğrenciler ancak bir deneyi
telafi edebileceklerinden diğer deneylere girmemiş kabul edileceklerdir.
6. Deneyde kullanılan aletler ve gerekli deney düzeni deney masası üzerinde bulunacaktır.Ancak
gerekli görüldüğü hallerde diğer malzemeler görevliden istenebilir.
7. Deney montajları mümkün olduğu kadar kısa iletkenlerle ve derli toplu kurulmalıdır.Montajı
öğretim görevlisi tarafından kontrol edilmeden devreye kesinlikle gerilim uygulanmayacaktır.
8. Deney sırasında ölçü aletlerinin ve devre elemanlarının zarar görmemesi için çok dikkatli
olunması gerekir.
9. Deney sırasında ölçüm sonuçları ve gerekli açıklamalar bir kağıda düzgünce yazılarak deney
sonunda araştırma görevlisine imzalatılacak ve deney raporu ile birlikte 15 gün sonra teslim
edilecektir.
10. Laboratuarda dolaşmak, diğer grupların çalışmalarını engellemek ve yüksek sesle konuşmak
kurallara aykırıdır.
11. Deneyinin her bölümünün bitiminde sorumlu araştırma görevlisine haber verilir ve onayı
alındıktan sonra diğer bölüme geçilir.Deney bitiminde montajda kullanılan iletkenler ve devre
elemanları düzenli bir şekilde görevliye teslim edilir.
12. öğrencilerin elektrik çarpmalarına uğramamaları için deney sırasında kurallara uymaları ve
dikkatli olmaları gerekir.
LOJİK DEVRELER LABORATUARI DENEYLERİ
Deney no 1: Kombinasyonel Devreler ve Dijital Aritmetik.
Deney no 2: Flip-Floplar ve Sayıcılar
Deney no 3: Orta Ölçekli Tümleşim ( Kodlayıcılar ve Kodçözücüler)
Deney no 4: Ardışıl Devreler (Mealy durum diagramı)
Deney no 5: Dijitalden Analoğa ve Analogtan Dijitale çeviriciler (DAC-ADC)
Hazırlayanlar:
Araş.Gör. Hasan Demir
Araş.Gör. Fırat Kaçar
Araş.Gör. Neyir Özcan
Araş.Gör. Mahmut Öztürk
Öğr.Asist. Erkan Yaman
Öğr.Asist. Alper Civelek
1
Deney No: 1
Deneyin Adı: Kombinasyonel Devreler ve Dijital Aritmetik.
Amaç: Lojik kapılar ve doğruluk tablolarının elde edilmesi, lojik kapılar kullanarak bir fonksiyonun
gerçeklenmesi, dijital aritmetik, yarı toplayıcı ve tam toplayıcı devre yapıları ve tasarımı.
Ön Bilgi:
Fiziksel büyüklüklerin çoğunun özelliği sürekli değer alabilmeleridir. Ölçü amacıyla bu büyüklüğü ,
bir göstergenin dönme açısı gibi gözleyebileceğimiz başka bir fiziksel büyüklüğe çevirsek bile elde
edilen büyüklük genellikle sürekli değişebilen bir büyüklük olur. Ölçülen ve ölçülmek istenenle
orantılı olan büyüklüğe, asıl büyüklüğün analoğudur denir. Bu biçimde sürekli değişebilen
büyüklüklere analog (örneksel) büyüklükler denir.
Dönme sayısı, periyotlu bir olayın titreşim sayısı gibi bazı fiziksel büyüklükler ise kesintili olarak
değişirler. Bu cins büyüklüklere dijital (sayısal) büyüklükler adı verilir.
Sonuç olarak analog büyüklüklerin belirgin özellikleri sürekli olarak değişebilmeleri, dijital
büyüklüklerin belirgin özellikleri ise kesintili olarak değişebilmeleri ve dolayısıyla sayılabilmeleridir.
Şekil-1 Tipik bir analaog işaret
Şekil-2 Tipik bir dijital işaret
2
Sayısal (dijital) düzenler ikili sayı sisteminde çalışırlar. Bu sayı sisteminde (0) ve (1) olmak üzere
yalnızca iki durum vardır. Bir anahtarın iletilmesi veya kesilmesi ile aşağıdaki şekilde görüldüğü gibi
bu iki durum kolayca elde edilebilir.
Şekil-3
( A ) anahtarı kesimde ise , yani kontakları arasındaki bağlantıyı açmışsa Ry üzerindeki gerilim sıfır
olur (V=0). Bu ikili sayı sistemindeki (0) konumuna karşı düşer.
Eğer (A) anahtarı iletiyorsa (kontakları arasındaki bağlantıyı gerçekleştirmişse) V=Vcc olur ve (1)
konumuna karşı düşer.
( 1 ) konumundaki gerilim, şekildeki örnekte olduğu gibi toprağa göre pozitifse buna “pozitif lojik
sistemi”, negatifse “negatif lojik sistemi” denir.
( A ) anahtarı elektromekanik (örneğin röle) veya elektronik olabilir. Röleler en fazla 300 Hz
frekansına kadar (reed rölesi) çalışabildiklerinden hızlı sistemlerde elektronik anahtar olarak bipolar
transistör, FET veya MOSFET kullanılan devreler tercih edilir.
Mikroişlemciler, mikrobilgisayarlar, makrobilgisayarlar, sayısal kontrol düzenleri ve sayısal
haberleşme düzenleri gibi sayısal sistemlerde gerçekleştirilmesi gereken az sayıda temel işlem vardır.
Ancak bu işlemlerin art arda çok sayıda tekrarlanması gerekir. Bu temel işlemler ve bunları
gerçekleştiren elektronik devreler aşağıdaki tabloda verilmiştir.
Temel İşlem
VE (AND) İşlemi
VEYA (OR) İşlemi
DEĞİL (NOT) İşlemi
İşlemi Gerçekleştiren Devre
VE kapısı (AND Gate)
VEYA kapısı (OR Gate)
EVİRİCİ (İNVERTER)
“Lojik devreler” adı verilen bu devreler “Boolean Cebri” ne göre çalışırlar.
Bir lojik kapı, birden fazla girişi olabilen, buna karşılık sadece bir çıkışa sahip olan bir elemandır.
Giriş durumları çıkışı belirler. Her lojik kapı bir sembolle, boolean ifadeleriyle ve doğruluk tablosuyla
ifade edilebilir. Doğruluk tabloları ve boolean ifadeleri evrensel olmasına karşın kapı sembollerinde
farklılıklar vardır.
3
Kapıların İşleyişi:
Kapı işlevi, boolean ifadesi ve doğruluk tablosuyla gösterilir. Bu durum aşağıda özetlenmiştir.
“VE” (AND) İşlemi ve Devresi:
Y=A . B şeklinde tanımlanan bu işlemin tablosu ve işlemi yapan devrenin sembolü aşağıdadır.
A
0
0
1
1
B
0
1
0
1
Y
0
0
1
1
Şekilde iki girişli bir kapı çizilmiştir. Giriş sayısı daha fazla olabilir. Tablodan görüldüğü gibi yalnızca
bütün girişlerin (1) olduğu durum için çıkış (1) dir.
Diyotlarla gerçekleştirilmiş bir (VE) kapısı aşağıda görülmektedir.
Şekil-4
Kapının girişleri A ve B, çıkışı ise Y dir. Kapının girişleri yine benzer kapıyla veya bir darbe üreteci
ile sürüleceğinden A ve B’ye sürücü devrenin çıkış direncini gösteren iki direnç bağlanmıştır. Sürücü
devreler A ve B düğümlerini lojik 0 da tutarsa düğüm gerilimleri Va=0 ve Vb=0 olur ve diyotlar
iletime geçerek şekilde kesikli çizgilerle gösterilen akımlar akar.
4
Sonuçta Vy=Vcc-R(Ia+Ib) olup lojik 0’a karşı düşen düşük gerilimi verir. A veya B’den yalnızca biri
dahi lojik 0’a sürülmüş olsa Vy=Vcc-R.Ia veya Vy=Vcc-R.Ib gerilimi yine çıkışta lojik 0 verir ve
düşük seviyede kalır. Böylece “VE işlemi” tablosunun ilk üç satırı gerçeklemiş olur. A ve B birlikte
lojik 1’e getirildiğinde (bu düğümlere sürücüler tarafından lojik 1’e karşı düşen +Vcc uygulandığında)
Da ve Db diyotlarının katotları anotlarına göre daha yüksek gerilime sürülüp diyotların ikisi birden
kesime gideceğinden Ia=0 ve Ib=0 olur.
Sonuç olarak lojik 1’e karşı düşen Vy=+Vcc gerilimi elde edilir. Böylece devre, tablodaki 4. satırı da
gerçekleştirmiş olur.
“VEYA” (OR) İşlemi ve Devresi:
Y=A+B şeklinde tanımlanan bu işlemin tablosu ve işlemi gerçekleştiren devrenin sembolü aşağıda
verilmiştir.
A
0
0
1
1
B
0
1
0
1
Y
0
1
1
1
Şekilde iki girişli bir kapı çizilmiştir. Giriş sayısı daha fazla olabilir. Tablodan görüldüğü gibi yalnızca
bütün girişlerin (0) olması halinde çıkış (0) olur.
Diyotlarla gerçekleştirilmiş bir (VEYA) kapısı aşağıda görülmektedir.
Şekil-5
5
Girişlerde , sürücü devrelerin çıkış dirençleri de çizilmiştir. Burada, girişlerden hangisine
+Vcc uygulanıp lojik 1’e sürülürse buna bağlı diyot iletime geçerek Ia veya Ib akımını akıtarak
çıkışta lojik 1’e karşı düşen Vy=+Vcc gerilimini verir (Gerçekte Vy=Vcc-Vdiyot=Vcc-0.6 Volt olur).
Böylece yukarıda tablonun 2. ve 3. satırları gerçeklenmiş olur.
Her iki girişe de lojik 1 uygulanırsa iki diyot da iletime geçer. (Ia+Ib) akımı akar, çıkış yine Vy=+Vcc
olur. Durum tablosunun 3. satırıda gerçekleşir.
Girişler lojik 0’da ise, A ve B düğümleri sürücü devrelerin çıkış dirençleri üzerinden toprağa
bağlanmış olacaklarından Da ve Db diyotları kesimde kalır. Vy=0 V olup lojik 0’a karşı düşer. Durum
satırındaki 1. satırda gerçeklenmiştir.
“EVİRME” (NOT:Değil) İşlemi ve “EVİRİCİ”:
Y=(Y)’ şeklinde tanımlanan bu işlemin tablosu ve devresinin sembolü aşağıda görülmektedir.
Y
0
1
Y’
1
0
Devrenin girişi lojik 0 ise çıkışı lojik 1, girişi lojik 1 ise çıkışı lojik 0 dır. Çıkış daima giriş işaretinin
evriğine eşittir.
Bipolar transistorla gerçekleştirilmiş bir “evirici” aşağıda çizilmiştir.
Şekil-6
6
Bu, emetörü topraklı bir devredir. Vy=+Vcc (yani lojik 1) iken transistör Rb direnci ve bazı üzerinden
iletime sürülerek doymaya gider. Kolektörden maksimum Ic akımı akar.
Vy’=Vcc-Rc.Ic olup 0.1 volt civarındaki kolektör doyma (saturation) gerilimine düşer. Bu gerilim
seviyesi lojik 0’a karşı düştüğünden tablonun 2. satırı gerçeklenmiş olur.
Vy=0 (yani lojik 0) ise transistör kesimde kalacağından Ic=0 veya Vy=+Vcc olur. Bu gerilim seviyesi
lojik 1’e karşı düştüğünden tablonun 1. satırı da gerçeklenir.
NOR Kapısı:
A
0
0
1
1
B
0
1
0
1
Y
1
0
0
0
Çıkışına evirici bağlanmış bir OR kapısı olarak düşünülebilir. Girişlerinden herhangi biri lojik 1
yapıldığında çıkışı lojik 0 olur. Bu kapının Boolean ifadesi aşağıdaki gibidir.
_________
Q=A+B+C+D
Üstteki çizgi , OR fonksiyonunun evriğinin alındığını göstermektedir.
NAND Kapısı:
A
0
0
1
1
B
0
1
0
1
Y
1
1
1
0
Bu kapıda AND kapısının eviriğini verir. Girişlerden herhangi biri lojik 0 yapıldığında çıkışı lojik 1
olur. Dört girişli bir NAND kapısının fonksiyonu aşağıdaki şekilde gösterilmiştir:
_______
Q=A.B.C.D
7
XOR Kapısı:
A
0
0
1
1
B
0
1
0
1
Y
0
1
1
0
Exclusive OR (XOR) kapısı bir OR kapısı olarak düşünülebilir. Tek fark her iki girişi de
lojik 1 olduğunda OR kapısı gibi lojik 1 değil lojik 0 üretir. Boolean ifadesi aşağıdaki gibidir.
Q=A
B
Bu kapı aşağıdaki sebeplerden dolayı özel bir kapıdır.
1) Sadece iki girişe sahip olabilir.
2) Bu kapının Boolean ifadesi gerçek bir ifade değildir ve Boolean ifadelerini kullanarak
gerçekleştirilmesi zordur.
Lojik Aileleri ve Lojik Seviyeler:
Pek çok entegre çeşidi mevcuttur. Ama günümüz elektronik dünyasında TTL ve CMOS aileleri çok
yaygın bir şekilde kullanılmaktadır. Klasik olarak kullanılan lojikte (Pozitif Lojik) lojik 0 düşük
gerilimle, lojik 1 ise daha yüksek bir gerilimle ifade edilir.
Gerçekteki gerilim seviyeleri devreyi besleyen kaynağa bağlıdır. TTL devrelerde güç kaynağı (+Vcc)
+5V, ±5 %’dir. Buna karşılık CMOS sistemler 3.0 V ile 18.0 V arasında çalışabilirler.
TTL devrelerde lojik 0, 0 V olarak, lojik 1 ise +5V olarak kabul edilir. Buna karşılık uygulamalarda
beklenen gerilimin tam olması pek mümkün değildir. Sıfır volt gerçekte 0.2 V civarında bulunurken,
+5V gerçekte 4.6 V olarak bulunabilir. Eğer cihazlar tam +5V ve 0 V’da çalışacak şekilde dizayn
edilirlerse çeşitli problemler ortaya çıkabilir. Gürültü, pek çok sistemde mevcuttur ve Şekil-7’de
görüldüğü gibi ani darbelerin oluşmasına neden olabilir. Eğer kullanılan devreler 0 V’un üzerindeki
her şeyi lojik 1 olarak ve +5V’un altındaki her şeyi lojik 0 olarak görürse, devre tek bir darbeyi gürültü
yüzünden birden çok darbe olarak algılayabilir.
Bu problem Lojik seviyelerini, belirli bandlar arasında kabul etmekle çözülebilir. Örneğin 0 V ile 0.8
V arasındaki gerilimler lojik 0, 2.0 V’un üzerindeki gerilimler ise lojik 1 olarak kabul edilebilir.
CMOS devreler 3 V ile 18 V arasında uygulanan besleme gerilimiyle çalışırlar. Sonuç olarak lojik
eşiği, kullanılan besleme gerilimi tarafından belirlenir. 0V ile Vdd geriliminin 1/3’ü arasındaki
değerler “0” ile Vdd ve Vdd geriliminin 2/3’ü arasındaki değerler ise “1” ile gösterilir.
8
AÇIKLAMA:
Eğer bir CMOS devrede +9V (Vdd) besleme gerilimi kullanılıyorsa, lojik 0, 0V ile +3V arasında,
lojik 1’de +6V ile +9V arasındaki gerilim seviyeleri için kullanılabilir mi? Cevap EVET’tir. Ama
pratikte lojik 0’ın 0V’a, lojik 1’in de +9V’a mümkün olduğu kadar yakın olması , güvenli bir çalışma
için tercih edilmelidir.
Şekil-7
Half-adder circuit (yarı toplama devresi):
Dijital aritmetik devreler üzerindeki çalışmalarımız ikili yarı toplayıcı devresi ile başlayacak. Şekil
8’de ikili yarı toplayıcı devresinin logic şeması (a) , blok diyagramı (b) ,doğruluk tablosu (c)
gösterilmiştir.
SUM
A
B
A
Half Adder
( Yari toplayici )
CARRY
(a)
SUM
CARRY
B
A
B
S
C
0
0
1
1
0
1
0
1
0
1
1
0
0
0
0
1
(c)
(b)
Şekil-8
Devrenin iki binary girişi ve iki binary çıkışı vardır. EXOR kapısı toplamın sonucunu verirken (SUM
çıkışını kontrol ederken ) , AND kapısı da her iki girişin logic 1 olduğu durumları kontrol eder ve
CARRY çıkışını oluşturur. Bu devrenin bir önceki toplamının sonucunu tutma yeteneği yoktur.
SUM ve CARRY çıkışlarını S ve C ile gösterecek olursak çıkışları girişler cinsinden aşağıdaki gibi
ifade edebiliriz;
S=AB’+A’B
C=AB
S =(A+B)(A’+B’)
C=(A’+B’)’
S =(C+A’B’)’
9
Full-Adder circuit ( tam toplama devresi ):
Full-Adder (tam toplama ) devrelerinin üç girişi ve iki çıkışı mevcuttur.giriş bitlerinden ilk ikisi
toplanacak bitler , üçüncüsü ise bir önceki toplama işleminden kalan elde (CARRY) bitidir.Bu bitleri
sırasıyla A,B, Cn-1 olarak tanımlayalım. Çıkışlar ise SUM(toplam) ve CARRY(elde) bitleridir.
Şekil 9’de ikili yarı toplayıcı devresinin logic şeması (a) , blok diyagramı (b) ,doğruluk tablosu (c)
gösterilmiştir.
A
Cn-1
SUM (S)
B
SUM
Cn-1
Full
Adder
B
A
CARRY
CARRY
(Cn)
A
0
0
0
0
1
1
1
1
S Cn
0 0
1 0
1 0
0 1
1 0
0 1
0 1
1 1
(c)
(b)
(a)
B Cn-1
0 0
0 1
1 0
1 1
0 0
0 1
1 0
1 1
Şekil-9
Parallel Binary Adder (paralel ikili toplayıcı):
Paralel ikili toplayıcı devresi iki adet ikili (binary) sayının aritmetiksel toplamını veren lojik devredir.
Bu devre TTL lojik ailesinden 7483 entegresi ile gerçekleştirilebilir. Bu devrenin üzerinde durulması
gereken bazı özellikleri vardır. 7483 entegresinin blok diyagramı şekil 10 ‘da verilmiştir.
Toplanan binary sayi
Eklenen binay sayi
B4 B3 B2 B1
A4 A3 A2 A1
Cout
Cin
7483
S4
S3
S2
Toplam sonucu
S1
Şekil-10
Örneğin 4bitlik bir full adder devresini şekil 11’deki gibi paralel bağlanmış 4 adet Full-Adder’dan
oluşturmak mümkündür.
10
B4
A4
Full
Adder
4
C5
B3
A3
Full
Adder
3
C4
S4
B2 A2
C3
S3
Full
Adder
2
B1 A1
C2
S2
Full
Adder
1
C1
S1
Şekil-11
Fakat bu devrede her bir full adder’ın toplama yapabilmesi için bir önceki full adder’ın CARRY(elde)
bitini beklemesi gerekir.Bu da çıkışın ancak 4 darbe sonra oluşabilmesi manasına gelir ve bu gecikme
istenmeyen bir durumdur.
BCD Adder (binary kodda decimal sayı toplama devresi ):
BCD Adder iki adet 4bit-binary adder ve bazı basit lojik yapılar kullanılarak elde edilebilir.
Şekil 12’de BCD Adder şematik yapısı gösterilmektedir.
Cout1
B4 B3 B2 B1
A4 A3 A2 A1
Cin
K
Z4 Z3 Z2 Z1
Cout2
B4 B3 B2 B1
A4 A3 A2 A1
C
S4 S3 S2 S1
Sekil 5
Cin
11
BCD Adder devresi iki decimal sayının toplamını verir. Devrenin C ve K gibi iki elde biti vardır. K
elde biti birinci 4 bitlik binary adder’ ın elde bitidir.Yani girilen iki binary sayının toplamı 16 dan
küçükse lojik 0 , 16 ve daha büyükse Lojik 1’dir. C elde biti ise BCD adder ’ın çıkış elde bitidir.Bu
bit decimal sayıların toplam değeri 10 dan küçük iken lojik 0 , 10 veya daha büyükse lojik 1’dir.
Deney:
Malzemeler:
- C.A.D.E.T.
- 2 ×10 kΩ direnç
- 2 × 1N4001 diyot
- BC 238 transistor
- 7404 evirici
- 7432 OR kapısı
- 7408 AND kapısı
- 7400 NAND kapısı
- 7402 NOR kapısı
- 7486 XOR kapısı
- Bağlantı telleri
-7483 4 bitlik full adder (fast carry)
-74LS iki girişli EXOR kapı entegresi
-74LS27 3girişli NOR entegresi
Deney 1.1:
Şekil-13
•
•
•
•
•
Şekil-13’teki devreyi C.A.D.E.T.’in breadboard’ına kurun.
A’yı LS1’e, B’yi LS2’ye bağlayın. Bunlar devrenin girişleridir.
Y’yi LI1’e bağlayın. Bu devrenin çıkışıdır.
LS1 ve LS2’yi LOW(0) konumuna getirin. Devreye gerilim verin.
LS1 ve LS2’yi kullanarak devrenin doğruluk tablosunu elde edin.
12
A
0
0
1
1
B
0
1
0
1
Y
Deney 1.2:
Şekil-14
•
•
•
•
•
Şekil-14’teki devreyi C.A.D.E.T.’in breadboard’una kurun.
A’yı LS1’e bağlayın. Bu devrenin girişidir.
Y’yi LI1’e bağlayın. Bu devrenin çıkışıdır.
LS1’i LOW(0) konumuna getirin.Devreye gerilim verin.
LS1’i kullanarak devrenin doğruluk tablosunu elde edin.
A
0
1
Y
Deney 1.3:
Eviricinin Doğruluk Tablosu :
•
•
•
•
7404’ü C.A.D.E.T.’in breadboard’una yerleştirin. Entegrenin +5Vcc ve toprak bağlantılarını
yapın.
7404’ün 1 nolu bacağını LS1(Lojic Switch 1) bağlayın.7404’ün 2 nolu bacağını da LI1’e
bağlayın. Bu devrenin çıkışıdır.
LS1’i LOW(0) konumuna getirin. Devreye gerilim verin.
LS1, devrenin A girişidir. LS1’i kullanarak devrenin doğruluk tablosunu bulun.
13
OR Kapısının Doğruluk Tablosu :
•
•
•
•
•
7432’yi C.A.D.E.T.’in breadboard’una yerleştirin. Entegrenin +5Vcc ve toprak bağlantılarını
yapın.
7432’nin 1 nolu bacağını LS1’e bağlayın. 7432’nin 2 nolu bacağını LS2’ye bağlayın. Bunlar
devrenin girişleridir.
7432’nin 3 nolu bacağını LI1’e bağlayın. Bu da devrenin çıkışıdır.
LS1 ve LS2’yi LOW konumuna getirip devreye gerilim verin.
LS1 ve LS2’yi kullanarak devrenin doğruluk tablosu elde edin.
AND Kapısının Doğruluk Tablosu :
•
•
•
•
•
7408’i C.A.D.E.T.’in breadboard’una yerleştirin. Entegrenin +5Vcc ve toprak bağlantılarını
yapın.
7408’in 1 nolu bacağını LS1’e bağlayın. 7408’in 2 nolu bacağını LS2’ye bağlayın. Bunlar
devrenin girişleridir.
7408’in 3 nolu bacağını LI1’e bağlayın. Bu da devrenin çıkışıdır.
LS1 ve LS2’yi LOW konumuna getirip devreye gerilim verin.
LS1 ve LS2’yi kullanarak devrenin doğruluk tablosunu elde edin.
XOR Kapısının Doğruluk Tablosu :
•
•
•
•
•
7486’yı C.A.D.E.T.’in breadboard’una yerleştirin. Entegrenin +5Vcc ve toprak bağlantılarını
yapın.
7486’nın 1 nolu bacağını LS1’e bağlayın. 7486’nın 2 nolu bacağını LS2’ye bağlayın. Bunlar
devrenin girişleridir.
7486’nın 3 nolu bacağını LI1’e bağlayın. Bu da devrenin çıkışıdır.
LS1 ve LS2’yi LOW konumuna getirip devreye gerilim verin.
LS1 ve LS2’yi kullanarak devrenin doğruluk tablosunu elde edin.
NAND Kapısının Doğruluk Tablosu :
•
•
•
•
•
7400’ı C.A.D.E.T.’in breadboard’ına yerleştirin. Entegrenin +5Vcc ve toprak bağlantılarını
yapın.
7400’ın 1 nolu bacağını LS1’e bağlayın. 7400’ın 2 nolu bacağını LS2’ye bağlayın. Bunlar
devrenin girişleridir.
7400’ın 3 nolu bacağını LI1’e bağlayın. Bu da devrenin çıkışlarıdır.
LS1 ve LS2’yi LOW konumuna getirip devreye gerilim verin.
LS1 ve LS2’yi kullanarak devrenin doğruluk tablosunu elde edin.
NOR Kapısının Doğruluk Tablosu :
•
•
7402’yi C.A.D.E.T.’in breadboard’una yerleştirin. Entegrenin +5Vcc ve toprak bağlantılarını
yapın.
7402’nin 2 nolu bacağını LS1’e bağlayın. 7402’nin 3 nolu bacağını LS2’ye bağlayın. Bunlar
devrenin girişleridir.
14
•
•
•
7402’nin1 nolu bacağını LI1’e bağlayın. Bu da devrenin çıkışıdır.
LS1 ve LS2’yi LOW konumuna getirip devreye gerilim verin.
LS1 ve LS2’yi kullanarak devrenin doğruluk tablosunu elde edin.
Deney 1.4:
•
•
Entegrelerin besleme ve toprak bağlantılarını yapınız.
Şekil 15 ’teki devreyi kurunuz.
A
B
LS1
1
74LS86
2
LS2
LI1 SUM
3
1
74LS08
2
3
LI2 CARRY
Şekil 15
•
•
•
•
•
LS1 ve LS2 switch ’lerini lojik 0 konumuna getiriniz.Güç kaynağını açınız.
A ve B girişleri için sırasıyla LS1 ve LS2 switch ’lerini kullanınız.SUM çıkışı ve CARRY
çıkışları için ise sırasıyla LI1 ve LI2 LED’lerini kullanınız. Devrenin doğruluk tablosunu
çiziniz.
Güç kaynağını kapatınız.
74LS32 entegresini C.A.D.E.T.’e yerleştiriniz ve besleme ile toprak bağlantılarını
gerçekleştiriniz.
Şekil 16’daki devreyi kurunuz.
74LS86
4
LS3
1
Cn-1
SUM
A LS1
3
6 LI1
B
5
2
LS2
74LS08
4
6
5
1
74LS08
1
3 LI2
CARRY
3
2
2
Şekil 16
74LS32
15
•
•
LS1,LS2,LS3 Switch ’lerini Lojik 0 konumuna getiriniz.Güç kaynağını açınız.
A ve B girişleri için sırasıyla LS1 ve LS2 switch ’lerini ve Cn-1 için LS3 switch ’ini
kullanınız.SUM çıkışı ve CARRY çıkışları için ise sırasıyla LI1 ve LI2 LED’lerini
kullanınız.Devrenin doğruluk tablosunu çiziniz.
Deney 1.5:
Entegrelerin besleme ve toprak bağlantılarını yapınız.
• Şekil 17’deki devreyi kurunuz.
•
LS8 LS7 LS6 LS5
LI7
16 4
7 11
B4 B3 B2 B1
Cout1
LS4 LS3 LS2 LS1
1
3 8 10
A4 A3 A2 A1
K
1
3
6
1
74LS27
2
3
4
5
74LS08
6
74LS08
Cin
13
Z4 Z3 Z2 Z1
15 2 6 9
2
4
5
74LS04
16 4
7 11
B4 B3 B2 B1
Cout2
LI8 14 C
1 3
8 10
A4 A3 A2 A1
S4 S3 S2 S1
15
Sekil 9
2
6
Cin
13
9
LI4 LI3 LI2 LI1
• Bütün Switch ’leri lojik 0 konumuna getiriniz.
• LS1-LS4 Switch ’lerini A1-A4 için , LS5-LS8 Switch ’lerini B1-B4 için kullanınız.LI1-
LI4 LED ’lerini SUM(toplam) çıkışı için ve LI8 LED ’ini de CARRY çıkışı için
kullanınız.Girişlere değişik değerler vererek birkaç sonucu not ediniz.
• Güç kaynağını kapatın.LI1-LI4 LED ’lerindeki telleri sökerek bunları şekil 18’de
gösterildiği gibi 7447 gösterge (display) sürücü devresinin 7-1-2-6 nolu giriş uçlarına
bağlayın.
16
• Bütün Switch ’leri lojik 0 konumuna getiriniz.Gücü kapatınız. 5. maddeyi tekrarlayın
fakat burada çıkışların gösterge ve LED 1 olduğuna dikkat edin.
LS4 LS3 LS2 LS1
LS8 LS7 LS6 LS5
LI7
16 4
7 11
B4 B3 B2 B1
Cout1
1
3 8 10
A4 A3 A2 A1
K
6
1
74LS27
2
3
4
5
Z4 Z3 Z2 Z1
15 2 6 9
1
3
74LS08
6
74LS08
2
4
5
74LS04
1 3
8 10
A4 A3 A2 A1
16 4
7 11
B4 B3 B2 B1
Cout2
LI8 14 C
8
GND
S4 S3 S2 S1
15
2
7
1
14
f
e
d
15
9
10
11
2
7
8
A
c
b
11
12
g
f
7
7 d
3
0
e
10
d
e
13
c
b
b
Şekil 18
VCC =+5V
a
13
a
CA
a
c
13
1
f
g
Cin
9
6
2 6
B C D
Vcc
7447
g
Cin
13
47ohm
17
Deney No: 2.1
Deneyin Adı: Flip-Floplar.
Amaç: Flip-Flopların tanıtılması ve işlevlerinin açıklanması
Ön Bilgi:
Flip-flop, binary(ikili) datanın saklanmasında kullanılan dijital bir elemandır. Dijital ektronikte statik
ve dinamik hafızalar olmak üzere iki çeşit hafıza vardır. Flip-floplar, statik hafızanın basit bir
formudur ve ikili lojik kapı çiftlerinden oluşmuştur. Kapı çıkışları diğer kapının girişlerinden birine
verilir. Bazı flip-floplar asenkron büyük bir kısmı da senkron bir sistemin kontrolu altında
çalıştırılırlar.
Şekil-1
Latch: Basit bir latch bir OR kapısıyla oluşturulabilir. Devre, kapı çıkışının girişlerden birine
uygulanmasıyla oluşturulmuştur (Şekil1).
Devrenin çıkışı ve komut girişi "0" konumundayken çıkış "0" da kalır. Komut girişi "1" yapıldığında
kapı çıkışı "1" olacaktır. Devrenin çıkışından girişlerden birine yapılan geribesleme, Latch komut
girişindeki "1" kaldırılsa bile latch'ın "1" konumunda kalmasını sağlayacaktır ve latch komut
girişinin artık bir etkisi yoktur. Latch çıkışını tekrar "0" yapmak için kapıya uygulanan besleme
geriliminin yada geribesleme hattının kaldırılması gerektiğinden bu devrenin pek pratik olduğu
söylenemez.
Set-Reset Flip-Flop: Bir RS flip-flop Şekil-2 de gösterilmiştir. Çıkış konumları girişler tarafından
belirlenir, fakat her iki giriş de lojik 0 ise bir önceki çıkış konumu muhafaza edilir. Her iki giriş de
lojik 1 ise çıkış belirsiz olur. RS flip-flop Şekil-3 de görüldüğü gibi NAND kapıları kullanılarakta
gerçekleştirilebilir. Aşağıdaki flip-flopların doğruluk tabloları da verilmiştir. NAND SR flip-flop, S
ve R girişlerini aktive etmek için "0" gerekmesi haricinde NOR SR flip-flop'a benzer. Kullanılmayan
durum S ve R girişlerinin her ikisinin birden "0"
olması durumudur.
Şekil-2
18
S’
1
R’
0
0
1
0
0
Q(n)
0
1
0
1
0
1
Q(n+1)
0
0
1
1
?
?
Şekil-3
"D" Flip-Flop: Basit NOR SR flip-flop, girişlerin her ikisi de aynı anda "0" olduğunda önceden
tahmin edilemeyen çıkışlar verir. Bu durumu önlemenin bir yolu korumayı donanımla yapmaktır.
Böylece Set ve Reset girişleri asla aynı konumu alamaz. Bu, Şekil-4'de görüldüğü gibi bir evirici ile
gerçekleştirilebilir.
R
L
L
H
H
S
L
H
L
H
Q
.
H
L
.
.Tanımsız
Şekil-4
Bu devre "D" flip-flop olarak bilinir. "D" flip-flop, Şekil-5'de görüldüğü gibi NAND
kapıları ve evirici ile de gerçekleştirilebilir.
R
L
L
H
H
S
L
H
L
H
Q
.
H
L
.
.Tanı
msız
.Tanımsız
Şekil-5
Şekil-4 ve 5'de gösterilen devrelerde "D" lojik 1 konumundayken Q çıkışı "1" olur.Bu flip-floplar RS
girişleri evirilerek 0 konumunda aktif olacak şekilde gerçekleştirilebilir.
19
"J-K" Flip-Flop: J-K flip-flop zamanlayıcı darbe uygulanmış S-R flip-flop veya D flip-flop gibi
çalışır.Diğer özel fonksiyonları gerçekleştirmek için de kullanılabilir. J-K flip-flop J,K veya saat
darbesi girişlerinin her konumu için belirli çıkışlar verir, yani girişlerin herhangi bir konumu için
belirsizlik söz konusu değildir. J-K flip-flop devresi Şekil-6'da gösterilmiştir.
J-K flip-flop'un çalışma karakteristiği şöyle özetlenebilir:
1) J ve K girişleri "0" : Saat darbesi "0" ise çıkış değişmez.
_
2) J girişi "1" , K girişi "0" : Saat darbesi "0" ise Q "1" olur veya "1"de kalır, Q "0"
dır. J girişindeki "1" direkt olarak Q çıkışında görülür. _
3) J girişi "0" , K girişi "1" : Saat darbesi "0" ise Q "0", Q "1" olur. J girişindeki "0"
direkt olarak Q çıkışında görülür.
4) J ve K girişleri "1" : Devre her saat darbesinde durum değiştirir.
CK
J
L
H
L
H
K
L
L
H
H
Q(n+1)
Q(n)
H
L
Toggle
Şekil-6
ALETLER:
- C.A.D.E.T.
- 7404 - Evirici
- 7400 - NAND kapısı
- 7476 - J - K flip-flop
- Bağlantı telleri
DENEY:
NAND Kapıları ile R-S Flip-Flop Gerçekleştirilmesi:
•
•
•
•
Şekil-3'deki NAND S-R flip-flop devresini kurun.
7400'ın ilgili bacaklarını +5V ve toprak hattına bağlayın. LS1 ve LS2'yi "0"
konumuna alın.
Devreyi kontrol edin ve gerilim uygulayın. LI2 "1" olmalıdır.
Bu devrenin doğruluk tablosunu çıkartarak sonuçları kaydedin.
20
•
Devrenin gerilimini kesin ve bir sonraki deneyde kullanılmak üzere devreyi board üzerinde
bırakın.
NAND Kapılarıyla "D" Flip-Flop Gerçekleştirilmesi:
•
•
•
7400 ve 7404 entegrelerini kullanarak Şekil-5'deki devreyi kurun. Eğer bir önceki
deneyde kullandığınız devreyi muhafaza ettiyseniz sadece S girişinden R girişine
bir evirici bağlanacaktır.
Tüm entegrelere +5V ve toprak uygulayınız.
LS1'i D girişi, LI2'yi Q çıkışı LI1'i de Q’ çıkışı olarak kullanın. Bu devre için bir
doğruluk tablosu oluşturun.
J-K Flip-Flop:
•
•
•
•
•
•
•
•
•
•
Yukarıdaki devreyi 7476 entegresini kullanarak kurun.
LS1 ve LS2 'yi "0" konumuna alın.
Set ve Reseti +5V’a bağlayın.
Devreyi kontrol edin.
Devreye gerilim uygulayın ve flip-flop'un başlangıç konumunu gözleyin.
LS1, LS2, PB2 ve LI1, LI2'yi kullanarak J-K flip-flop'un doğruluk tablosunu
çıkarın.
LS1 ve LS2'yi "1" konumuna alın. Gerilimi kesin. PB2'yi fonksiyon jeneratörünün
TTL ucuna ve LI7'ye bağlayın.
Devreye gerilim uygulayın. LI7'deki saat darbesini ve LI1'deki flip-flop çıkışını gözleyin ve
gözlemlerinizi kaydedin.
Gerilimi kesin ve aşağıdaki şekilde gördüğünüz devreyi kurun.
Bu devreye +5V ve toprak hattını bağlayın. LS1, LI1, ve LI2'yi kullanın.
21
İstenenler:
Deney sonuçlarını
düşüncelerinizi
yazın.
1)
ve
2) NAND'larla yapılan R-S flip-floplarda hangi durumda problem çıkar ?
3) NAND R-S flip-flobun giriş durumları ne olmalıdır?
4) J ve K girişlerinin her ikiside "1" de tutulursa J-K flip-flop hangi fonksiyonu gerçekleştirir?
S’
R’
Q(n)
Q(n+1)
22
İSTANBUL ÜNİVERSİTESİ
MÜHENDİSLİK FAKÜLTESİ
ADI SOYADI
BÖLÜMÜ
LABORATUAR
DENEY İSMİ
GRUP
S’
0
R’
0
0
1
1
0
1
1
D
0
1
TARİH:
Q(n)
0
1
0
1
0
1
0
1
NO
Q(n+1)
Q
D
0
1
Q
İMZA:
23
Deney: 2.2
Deneyin Adı: Sayıcılar
Amaç: Senkron ve asenkron sayıcı tasarımı
Ön Bilgi:
1) Asenkron Sayıcılar: Bu tür sayıcılarda tetiklenen ikililer birbirini Q çıkışlarından T (clock)
girişlerine bağlanarak zincirleme tetikler. Aşağıdaki şekilde JK flip-floplarla yapılmış bir
asenkron sayıcı görülmektedir. Her flip-flop, J ve K girişleri “1” de tutularak toggle mod
çalıştırılmaktadır.
Tetiklenen ikili (toggle flip-flop):
J
0
1
0
1
K
0
0
1
1
Q(n+1)
Q(n)
1
0
Q(n)
(saklama)
(yazma)
(silme)
(tetiklenen ikili)
Şekil-1
Asenkron sayıcıların en önemli özelliği tetikleme (clock) darbesi uygulandığında birinci flip-flopun
konum değiştirmesi ve ondan sonra gelen flip-flopların sırasıyla tetiklenmesidir.
Diğer tip asenkron sayıcılar ise modül sayıcılardır. Bunlar 2’nin kuvveti olmayan tabanlara göre darbe
sayılarını saymak için gerçekleştirilmiş sayıcılardır. Örneğin 10 darbede bir kendisini sıfırlayan ve
böylece 10 tabanına göre saymaya elverişli sayıcılara Modül 10 sayıcı denir. Bu tür sayıcıları
gerçekleştirmek için çeşitli yöntemler geliştirilmiştir. En önemli üç tanesi geri beslemeli, silmeli ve
doğrudan silmeli sayıcılardır.
Asenkron sayıcıların en büyük dezavantajı her flip-flopun bir sonrakini tetiklemesinden kaynaklanan
propagasyon gecikmesi ve dolayısıyla maksimum çalışma frekansının sınırlı olmasıdır.
2) Senkron Sayıcılar: Senkron sayıcıların bütün ikilileri aynı tetikleme darbeleriyle aynı anda
tetiklenirler. Tetiklemenin her ikilide aynı anda olmasının sonucu bunlara “senkron sayıcı” adı
verilmiştir. Bütün ikililer aynı anda durum değiştirdiklerinden bu tür sayıcılarda gecikme
yoktur.
NOT: Deneye gelmeden önce Modül 8 senkron sayıcı tasarlayınız. Bir senkron sayıcı tasarlanırken
aşağıdaki adımlar izlenir.
1) Sayma tablosu hazırlanır.
2) Gerekli sayıda JKFF’ler yan yana çizilerek T girişleri paralel bağlanıp buraya tetikleme
darbeleri uygulanır.
3) JKFF’nin uyarılma tablosu kullanılarak sayma tablosundaki her bir tetikleme darbesi için
istenen geçişi sağlayacak olan J ve K, karnough diyagramları üzerinde işaretlenir.
24
4) Bu diyagramlar basitleştirilerek her bir ikilinin J ve K fonksiyonları bulunur.
5) Bu fonksiyonlar kullanılarak sayıcı devresi tasarlanır.
Geniş bilgi için konuyla ilgili kaynaklara bakınız.
Aletler:
- C.A.D.E.T.
- 74LS76 Dual JK Flip-Flop
- 74LS90 Onlu sayıcı
- 74193 4-bit binary yukarı/aşağı sayıcı
- Bağlantı telleri
Deney:
Yukarı/aşağı sayıcılar:
1) Şekil-2’deki devreyi kurun.
2) C.A.D.E.T.’i açın. PB1’e basın. Lojik indikatörler “0” olmalı.
3) PB2’yi tetikleme girişi, LI1 ve LI2’yi 1ve 2 çıkışları olarak kullanın. Devrenin çalışması
hakkında gözlemlerinizi yazın.
4) C.A.D.E.T.’i kapatın. 7476’nın 15 nolu bacağındaki bağlantı tellerini çıkartarak 14 nolu
bacağına, 11 nolu bacağındaki teli ise 10 nolu bacağına bağlayın.
5) Devrenin gerilimini verin. PB1’e basın. LI1, LI2 “0” olmalı.
6) İlk kısımda yaptığınız işlemleri tekrarlayarak gözlemlerinizi yazın.
Şekil-2
Senkron sayıcılar:
1) Şekil-3’deki devreyi kurun.
2) C.A.D.E.T.’i açın ve PB1’e basın.
25
3) PB2’yi sayma girişi, LI1 ve LI2’yi sayma çıkışları olarak kullanın. Devrenin çalışması
hakkındaki gözlemlerinizi yazın.
4) C.A.D.E.T.’i kapatın. 7476’nın 15 nolu bacağındaki bağlantı tellerini çıkartarak 14 nolu
bacağına, 11 nolu bacağındaki teli ise 10 nolu bacağına bağlayın.
5) Devrenin gerilimini verin. PB1’e basın. LI1, LI2 “0” olmalı.
6) İlk kısımda yaptığınız işlemleri tekrarlayarak gözlemlerinizi yazın.
Şekil-3
Sayıcı Entegreler:
1) İlk olarak 74LS90 sayıcı entegresi denenecek. Bu devre iki ve beşe bölen iki ayrı kısımdan
oluşur. Onluk sayıcı elde etmek üzere ikiye bölen kısmın çıkışını beşe bölen kısmın girişine
bağlayacağız.
2) Şekil-4’deki devreyi kurun. Besleme bağlantılarını yapın ayrıca, LTS 312’nin 14 numaralı
bacağını +5V’a bağlayın.
3) C.A.D.E.T.’i açın ve PB1’e basın. LTS 312 “0” göstermelidir.
4) PB2’yi sayma girişi ve LTS 312 ‘yi çıkış olarak kullanın. Bu sayıcı devrenin çalışması
hakkındaki gözlemlerinizi yazın.
5) Sayıcıyı “0” olmayan bazı konumlara set ederek PB1’e basın. Gözlemlerinizi yazın.
6) C.A.D.E.T.’i kapatarak 74LS90’ın bağlantılarını çıkarınız.
7) 74193 sayıcı entegresini kullanarak Şekil-5’deki devreyi kurunuz.
8) LS6’yı “LOW”, LS5’i “HI” yapınız. Bunlar sırası ile silme ve yükleme girişleridir.
C.A.D.E.T.’i açın. LS6’yı “LOW” dan “HI” a ve tekrar “LOW” a getirin.
9) LS1 – LS5 yükleme kontrol hattının komutu (LS5) ile sayıcıyı hazırlayan veri girişleridir. PB1
ve PB2’yi sırasıyla aşağı ve yukarı saymak için kullanın. Sayıcının işlevini gözlemenin diğer
bir yolu da LS1 – LS5 girişlerini “HI” dan “LOW” a çekmektir. İki çalışma şekli arasındaki
farkı kaydedin.
10) C.A.D.E.T.’i kapatarak 74193’ün bağlantılarını çıkarınız.
İstenenler:
1) Senkron ve asenkron sayıcılar arasındaki farkı yazın.
2) Deneyde kullanılan sayıcıların modüllerini sırasıyla yazın.
3) Silmeli Mod 7 sayıcı devresi çizin.
26
İSTANBUL ÜNİVERSİTESİ
MÜHENDİSLİK FAKÜLTESİ
ADI SOYADI
BÖLÜMÜ
LABORATUAR
DENEY İSMİ
GRUP
Tetikleme
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
Tetikleme
LI4
LI4
1
LI3
LI3
2
LI2
LI2
3
LI1
LI1
4
Program
lanabilir
Yukarı
Sayıcı
NO
Tetikleme
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
Tetikleme
LI4
LI3
LI2
LI1
Programla
LI4
1
LI3
2
LI2
3
LI1
4
1
2
3
4
5
1
2
3
4
5
Programlanabilir Yukarı Sayıcı
TARİH:
Programlanabilir Aşağı sayıcı
İMZA:
27
İSTANBUL ÜNİVERSİTESİ
MÜHENDİSLİK FAKÜLTESİ
ADI SOYADI
BÖLÜMÜ
LABORATUAR
DENEY İSMİ
GRUP
Tetikleme
(PB2)
1
2
3
4
5
LI2
NO
Tetikleme
(PB2)
1
2
3
4
5
LI1
Asenkron Yukarı Sayıcı
Tetikleme
(PB2)
1
2
3
4
5
LI2
LI1
1
2
Tetikleme
(PB2)
1
2
3
4
5
LI2
LI1
Senkron Aşağı Sayıcı
3
4
5
6
7
8
Mod 10 Sayıcı
TARİH:
LI1
Asenkron Aşağı Sayıcı
Senkron Yukarı Sayıcı
Tetikleme
LI2
İMZA:
9
10
28
Deney No: 2.3
Deneyin Adı: Osilatörler
Amaç: Osilatörlerin tanıtılması ve işlevlerinin incelenmesi
Ön Bilgi:
Kararsız ikili devre:
Aşağıda NAND kapıları ile gerçekleştirilmiş bir karasız ikili devre (astable multivibrator)
görülmektedir.
Şekil-1
Bu bir darbe üreteci olup sayısal sistemlerde saat osilatörü (clock generator) olarak kullanılır. Devre,
C1 ve C2 kondansatörlerinin dolup boşalmasıyla bir durumdan diğerine geçtiği için kararsız ikili devre
adını almıştır.
Devreye besleme gerilimi uygulandığında kondansatörler boşsa, R1 ve R2 dirençleri kapı girişlerini
toprağa bağladığından kapı çıkışları lojik 1 yani +5V’a gider. Devredeki küçük bir simetri farkı G1
veya G2 çıkışının daha hızlı yükselmesine neden olur. G1 çıkışının daha hızlı yükseldiğini kabul
edelim. G1 çıkışındaki bu lojik 1 seviyesi C2 üzerinden G2’nin girişine uygulanır ve bunun çıkışını
29
lojik 0’a çeker. Bu andan itibaren C2, şekilde gösterilen polaritede I akımı ile dolar. C1 ise G2 ile bir
ucu toprağa bağlandığından yüklü ise boşalır.
C2 doldukça R2’nin uçlarındaki gerilim düşer. Bu gerilim G2’nin alt eşik seviyesinin altına düşünce
G2’nin çıkışı lojik 1 olur. Bu gerilim C1 üzerinden aynı anda G1 girişine uygulanır ve G1’in çıkışını
lojik 0 yapar. Şimdi durum değişmiş, C2 boşalmaya C1 üzerinden dolmaya başlamıştır. Olay böylece
periyodik olarak sürer.
Görüldüğü gibi kapı çıkışlarının kararlı bir konumu yoktur. R2C2 ve R1C1 zaman sabitlerinin
belirlediği süreler içinde kondansatörler dolarken çıkışlar değişmez.. Dolma işlemi sırasında R2 ve R1
uçlarındaki
gerilimlerin
kapıların
eşik
gerilimine
ulaşma
süreleri
hesaplanırsa,
t2=0.69R2C2=0.7R2C2 ve t1=0.69R1C1=0.7R1C1 bulunur.
Çıkış işaretinin periyodu ise,
T=t1+t2=0.7(R1C1+R2C2) ve frekansı f=1/(0.7(R1C1+R2C2))
şeklinde hesaplanabilir. R ve C’ler eşit seçilirse f=1/(0.7RC) elde edilir ve çıkış işareti kare dalga olur.
Tek Kararlı ikili devreler:
30
Şekil-2
Yukarıda G1, G2 kapıları ile gerçekleştirilmiş “tek kararlı ikili devre” görülmektedir. G2 çıkış
kapısının lojik 1 olan tek bir kararlı durumu olduğu ve gelen giriş darbesiyle bu durumdan T gibi belli
bir süre ayrılsa da tekrar kararlı duruma döndüğü giriş ve çıkış gerilimlerinin dalga şekillerinden
anlaşılmaktadır.
G2’nin çıkışı lojik 1 ise Vgiriş =+V olarak G1’e uygulanıyorsa G1’in çıkışı lojik 0 da kalır. C
kondansatörü boş olsun (değilse bile G1 üzerinden kısa sürede boşalır). R direnci bu durumda G2’nin
çıkışını lojik 1 de tutmaya devam eder.
Vgiriş=0 yapıldığı anda (t1 anı), G1’in çıkışı lojik 1 olur. Bu basamak fonksiyonu C üzerinden aynen
G2’nin girişine uygulanır, G2’nin çıkışı lojik 0 olur ve burada C kondansatörü dolmaya başlar. Dolan
kondansatörün uçlarında ki gerilim düşümü nedeniyle t2=t1+T=t1+0.75RC anında R’nin uçlarındaki
gerilim G2’nin eşik gerilimine düştüğünde G’nin çıkışı durum değiştirirsek lojik 1 olur.
Böylece τ genişliğindeki tetikleme darbesi ile tetiklenen devre T=0.75RC uzunluğunda bir darbe
verir. Bu tür devreler tetikleme suretiyle belli uzunluktaki darbelerin elde edilmesinde kullanılabilir.
Şekilde görülen geribesleme τ > T olması halinde G1’i t1=t2 den sonra tetiklemeye yarar. τ<T için
kullanılmayabilir. Bu durumda G1’in bu girişi lojik 1 seviyesinde tutulmalıdır.
TTL kapı devreleri kullanıldığında R=1kΩ civarında seçilmelidir. CMOS devrelerde 100 kΩ lar
mertebesinde seçilebilir.
Darbelerin pozitif olması istendiğinde devre NOR kapılarıyla gerçekleştirilebilir.
Aletler:
-
C.A.D.E.T.
Osiloskop
7400 NAND Kapısı
2×10kΩ’luk direnç
31
-
2×220nF’lık kondansatör
Bağlantı telleri
Deney:
Karasız İkili Devre:
• 7400 entegresini kullanarak Şekil-1’deki devreyi kurun.
• Kapıların giriş ve çıkışlarındaki dalga şekillerini çizerek t1 ve t2 sürelerini kaydedin.
Tek Kararlı İkili Devre:
• 7400 entegresini kullanarak Şekil-2’deki devreyi kurun.
• Kapıların giriş ve çıkışlarındaki dalga şekillerini çizerek t1 ve t2 sürelerini kaydedin.
İstenenler:
• Deneylerde elde ettiğiniz şekilleri milimetrik kağıda çiziniz.
• T değerlerini hesaplayarak deney sonuçlarıyla karşılaştırınız. Aralarındaki farkın (varsa)
nedenini açıklayın.
• Kararsız ikilide bahsedilen simetri farkı neden kaynaklanmaktadır?
32
DENEY NO: 3
DENEYİN ADI: ORTA ÖLÇEKLİ ENTEGRASYON(TÜMLEŞİM)
Amaç:
Orta ölçekli entegrasyon devrelerinin incelenmesi
MSI (orta ölçekli entegrasyon) aletleri bir silikon parçası üzerine yerleştirilmiş 12 İle 100 arası
transistor dan oluşmuştur. Bunların çoğu lojik devreler olarak kullanılırlar. Küçük ölçekli entegrasyon
devreleri (SSI) basit devrelerde kullanmak için iyidir. Fakat orta ölçekli entegrasyon devreleri daha
kompleks lojik devrelerde kullanılırlar.
DECODER( kod çözücüler):
Sayısal sistemlerde ayrık bilgi nicelikleri ikili kodla temsil edilebilir. N bitli ikili bir kod ,kodlanan
bilginin 2n ayrık elemanını gösterme (temsil etme) kapasitesine sahiptir. Kod çözücü, n giriş hattından
gelen ikili bilgileri, maksimum 2n sayıda benzersiz çıkış hattına dönüştüren birleşik bir devredir.Kodu
çözülen n bitli bilginin kullanılmayan veya dikkate alınmaz birleşimleri varsa, kod çözücü çıkışındaki
çıkış sayısı 2n’den az olacaktır.
Kod çözücü tiplerinin bir çeşidi TTL devresi olarak kullanılabilir.Bu kod çözücülerin iki tipi takip
eden paragraflarda çalışılacaktır.TTL kod çözücülerin tamamı aşağıdaki yapı ile aynı paralelde
çalışırlar. Şekil 1 de 3x8 kod çözücü devresi görülmektedir.
D0=x’y’z’
x
D1=x’y’z
D2=x’yz’
D3=x’yz
y
D4=xy’z’
D5=xy’z
z
D6=xyz’
D7=xyz
Sekil 1
BCD to Decimal Decoder:
BCD to Decimal Decoder 10 adet AND kapısı ve bazı ilave kapı bağlantılarıyla oluşturulabilir. Şekil 2
de BCD to Decimal Decoder in lojik diyagramı görülmektedir.
BCD to Decimal Decoder fonksiyonları 7442 entegresi ile sağlanır.Bu devre aynı zamanda 4 den
10 a hat dönüştürücü olarak da bilinir.Belirli bir çıkış için sadece bir giriş örneğinin doğru sonuç
verdiğini gösteriniz. 4 Girişli bir devre için her girişin çıkış vermediğine dikkat ediniz.(4 bitlik ikili
bir sayı ile 16 adet farklı sayı yazılabilmesine rağmen burada sadece 10 adet farklı sayı kullanılmıştır.)
Bütün bu kombinasyonların denenmesi durumunda 9 dan sonrakiler için ne olduğuna dikkat ediniz.
33
Input
A
Input
B
A’
A
B
C 1
D
A
A
B
C 2
D
B’
B
Input
C
C’
C
Input
D
D’
D
Output 0
Output 1
A
B
C 3
D
Output
2
A
B
C 4
D
Output
3
A
B
C 5
D
A
B
C 6
D
Output
4
A
B
C 7
D
Output 5
Output 6
A
B
C 8
D
Output
7
A
B
C 9
D
Output
8
A
B
C 10
D
Output
9
Sekil 2:
BCD to Decimal Decoder Lojik
Diyagram
34
BCD to Seven Segment Display:
Decoder ’lerin en yaygın kullanılan tiplerinden biride ikili koddaki decimal sayının decimal
karşılığını 7 parçalı bir göstergede görmemizi sağlayan BCD to Seven Segment Display tipidir.Bu
devre 7447 TTL entegresi ile gerçekleştirilmiştir.(DENEY 1 de bu devreyi gösterge sürücü olarak
kullanmıştık.)
Bu devre şekil 3 den de görülebileceği gibi 7 adet LED den oluşmuştur.Bu LED’ler a-g arasındaki
harflerle saat yönünde isimlendirilirler.Merkezdeki LED ise g segmentidir.
a
f
g
e
b
c
d
Şekil 3-Seven segment display
Bu devre bir göstergeyi sürmek için herhangi bir ilave devreye ihtiyaç duymayan open collector
çıkış sürücülerini destekler.Bu devrenin 4 bitli ikili bir sayının tüm kombinasyonlarını
kullanamayacağına dikkat ediniz.Gerçekte bu devre BCD to Decimal Decoder ile aynı
kombinasyonları kullanabilir.
Encoders:(kodlayıcı)
Kodlayıcılar bir veya daha fazla girişten çok bitli ikili(multi-bit binary) çıkışlar üreten devrelerdir.
Kodlayıcı fonksiyonları kod çözücü fonksiyonlarının tersine spesifik ikili kodlar
oluştururlar.Kodlayıcılar NAND kapıları ile gerçekleştirilirler.Yaygın bir kodlayıcı decimal bir girişi
BCD çıkışa çevirir.Şekil 4 de kodlayıcının lojik diyagramı gösterilmektedir.
35
9
8
D
8
7
6
5
4
C
4
B
2
3
2
1
A
1
LSB
Şekil 4-Decimal to BCD encoder
Bu tip kodlayıcılar 10 tuştan BCD çıkış elde etmek için kullanılır.
Priority Encoder (öncelik kodlayıcı):
Kodlayıcıların diğer bir tipide 8 hattan 3 hatta öncelik kodlayıcıdır.bu devrenin lojik diyagramı
şekil 5 de verilmiştir.
36
E1 7 6 5 4 3 2 1 0
E0
1
2
9
E1
10
3
4
E2
11
5
6
E3
12
7
8
Şekil 5- 8 hattan 3 hatta öncelik kodlayıcı
Yukarıdaki devre 74148 MSI entegresi şeklinde kullanılmaktadır.Bu devre yalnızca bir girişi aktif
olduğu sürece basit bir kod çözücü gibi çalışır .Eğer birden fazla giriş aktif ise devre içlerinden en
yüksek dereceli girişi kullanır.Bunun sebebi devrenin öncelik kodlayıcı olmasıdır.Bu devre basitçe
kaskad bağlanabildiği için sıkça binary (ikili) kod üretmekte kullanılır.
Multiplexers (Çoğullayıcılar ):
Çoğullayıcılar (multiplexers) birkaç girişten herhangi birini çıkışa yönlendiren devrelerdir.
Çoğullayıcılar analog ve dijital olarak iki tip halinde kullanılabilirler.Dijital bir multiplexerin basit
lojik diyagramı şekil 6 da görülmektedir.
Aşağıdaki şekilde AND kapıları çıkış elde etmek üzere hangi Data kaynağının OR kapısına
yönlendirileceğini belirlemek için kullanılır.AND kapıları bir S-R Filp-Flop ile kontrol edilir.Eğer
Filp-Flopun Q çıkışı lojik 1 seviyesinde ise 1 numaralı AND kapısı aktif hale gelir ve Data source 1
girişini çıkış için OR kapısına yönlendirir.
37
Data Source #1
1
S
SET
Q
Inputs
3
R
CLR
Output
Q
2
Data Source #2
Şekil 6
Multiplexerler birkaç giriş , bir çıkış ve birkaç tane de kontrol girişine sahip olabilirler.
Multiplexerler şekil 7 de olduğu gibi belli uzunluktaki bir giriş ve buna bağlı kontrol girişleri ile bir
adet çıkışa sahiptirler.Bu devrede kontrol girişlerinin belirlediği adresteki giriş çıkışa direk olarak
verilir.
w
w
x
x
y
y
z
z
step
4 girisli
M
Multiplexer
A
B
1
W X Y Z
0
Kontrol
Girisleri
A
B
0
0
1
1
0
1
0
1
Çikislar
M
W
X
Y
Z
Şekil 7-4x1 MUX blok diyagramı
Yukarıdaki devrede kontrol devresinin girişleri için gerekli stepler 2-bitlik sayıcı çıkışının step
girişine bağlanması ile olur.Şekil 8 de 8x1 multiplexerinin ın doğruluk tablosu , Şekil 9 da ise
8x1 multiplexerinin lojik diyagramı görülmektedir.
GİRİŞLER
ÇIKIŞ
A
B
C
Y
0
0
0
D0
0
0
1
D1
0
1
0
D2
0
1
1
D3
1
0
0
D4
1
0
1
D5
1
1
0
D6
1
1
1
D7
Şekil 8
38
D0
D1
D2
DATA INPUT
D3
D4
Y
D5
D6
D7
SELECT
INPUT
A
B
C
Şekil 9
Multiplexerlerde indirgeme özelliği mevcuttur.Yani 8x1 Multiplexer ile tasarlayacağımız bir
devreyi aynı zamanda 4x1 multiplexer ile de tasarlayabiliriz.Bunun için yapmamız gereken tek şey
seçme uçlarından birini giriş olarak seçmek ve gereken sadeleştirmeleri yapmaktır.
De-multiplexers(tekilleyici):
De-multiplexerler multiplexerlerin yaptığı işin tersini yapar.Yani girişindeki bilgiyi seçme uçlarının
gösterdiği adresten çıktı olarak verir.Kısaca de-multiplexerleri aldığı bilgiyi çıkışlara dağıtan bir devre
olarak düşünmek yanlış olmaz.
De-multiplexerler bir giriş ,n adet seçme girişi ve 2n adet çıkışa sahiptir.Şekil 10 da iki çıkışlı basit
bir De-multiplexer görülmektedir. Şekil 11 de iki adet seçme ucu bulunan bir 1x4 de-multiplexerin
39
lojik şeması görülmektedir.Şekil 12 ve Şekil 13 de sırasıyla aynı de-multiplexerin blok şeması ve
doğruluk tablosu yer almaktadır.
1
1
Q
Outputs
Q
2
2
Inputs
Şekil 10-iki çıkışlı basit DE-MUX yapısı
Aşağıdaki şekilde enable (yetkilendirici) girişinin lojik 1 olması durumunda çıkışların hepsinin de
lojik 1 seviyesinde kalacağına dikkat ediniz.
A
B
E
D0
D0
E
1x4
Demultiplexer
D1
D1
D2
D3
D2
A
B
Seçme uçlari
D3
Sekil 11
E
1
0
0
0
0
A
X
0
0
1
1
Sekil 12
B
X
0
1
0
1
D0
1
0
1
1
1
Şekil 13
D1
1
1
0
1
1
D2
1
1
1
0
1
D3
1
1
1
1
0
40
DENEYLER:
DECODER(Kod çözücü):
Araçlar:
C.A.D.E.T.
74LS42
4 Hattan 10 Hatta Kod Çözücü Entegresi
• 74LS 138 3 Hattan 8 Hatta Kod Çözücü Entegresi
•
•
Deneyin yapılışı:
1. Şekil 14 deki devreyi kurunuz.Bu devre BCD to Decimal Decoder için kullanılır.
2. LS1-LS4 Switch ’lerini lojik 0 konumuna getiriniz.Güç kaynağını açınız.LED ’lerin
yanmasına dikkat ediniz.
PINLERIN
KULLANIM
SEKLI
LI0
0
LI1
1
LI2
2
LI3
3 4
LI4
4
LI5
5
LI6
6
Baglanti
Noktasi
1
16
2
15
3
5
6
7
4
L
S
4
2
Vcc
Baglanti
Noktasi
A
LS0
B
LS1
13 C
LS2
D
LS3
9
LED1
8
LED2
7
LI7
14
12
11
7
10
8
9
330
ohm
330
ohm
PINLERIN
KULLANIM
SEKLI
Şekil 14
3. LS1-LS4 Switch ’lerini binary(ikili sayı)girişleri olarak kullanınız.LI1-LI8 LED ’leri
kod çözücünün Decimal(onluk) çıkışlarıdır ve sırası ile entegrenin 1-7 ve 9 numaralı
uçlarına bağlanmalıdırlar. LED2 9 numaralı çıkıştır ve entegrenin 10 numaralı
bacağına bağlanmalıdır.LED1 ise 11 numaraya bağlı olmalıdır.İşlemleri gerçekleştiriniz
ve sonuçları not ediniz.
4. Daha sonra LS1-LS3 Switch ’lerini giriş LI1-LI8 LED ’lerini kodu çözülmüş çıkışlar
olarak kullanınız.Bu devre ise 3 hattan 8 hatta kod çözücü olarak kullanılacaktır.
5. Aşağıdaki soruları cevapladıktan sonra devrenizin bağlantılarını sökebilirsiniz.
41
SORULAR:
1. İlk kurduğumuz devrede 4 bitli binary girişin decimal değeri 9 ve daha üstü olduğunda çıkışta
ne gözlediniz? Neden?
2. Hangi tip devrelerde LS1-LS4 girişlerinin oluşturduğu kombinasyonların hepsi çıkışta doğru
olarak görülmez?
3. 74LS42 entegresinin çıkışları lojik 0 konumundayken mi yoksa lojik 1 konumundayken mi
doğrudur?
DECODER/DRİVERS:
Araçlar:
•
•
•
•
C.A.D.E.T
7447 BCD den 7 parçalı kod çözücü /sürücü
LTS 312 ortak anotlu 7 parçalı gösterge
Bağlantı telleri
Deneyin yapılışı
1. LTS 312 nin 14 numaralı bacağına +5 VDC bağlayınız.
2. Şekil 15 deki devreyi kurunuz.
Vcc=+5V
LS1
A
LS2
B
330 ohm
1
16
2
15
3
4
5
LS3
C
LS4
D
6
7
8
7
4
L
S
4
7
14
330 ohm
330 ohm
13
12
14
2
13
3
330 ohm
4
5
11
6
10
9
1
330 ohm
7
L
T
S
3
1
2
Vcc
12
11
10
9
8
330 ohm
330 ohm
Şekil 15
3. LS1-LS4 Switch ’lerini lojik 0 konumuna getiriniz.Güç kaynağını açınız.7 parçalı göstergede 0
görmelisiniz.LS1-LS4 Switch ’lerini A-D girişleri için, göstergeyi de çıkış olarak kullanınız.
Devrenin çıkışlarını kaydediniz.Bu göstergeyi bir kez de C.A.D.E.T üzerinde gerçekleştirip
farkları not ediniz.
42
4. aşağıdaki soruları cevapladıktan sonra devrenin bağlantılarını sökebilirsiniz.
SORULAR:
1. 330 Ω luk dirençlerin kullanılma nedenlerini belirtiniz.
2. LTS 312 de maksimum güç tüketimi olduğunda göstergede hangi sayı görünür.
ENCODERS:
Araçlar:
•
•
•
C.A.D.E.T
74LS148 8 hattan 3 hatta öncelik kodlayıcı
Bağlantı telleri
Deneyin yapılışı:
1. 74LS 148 i C.A.D.E.T. e yerleştiriniz.entegrenin besleme toprak bağlantılarını yapınız.
2. Şekil 16 deki devrenin bağlantılarını yapınız.Bu devre 8 hattan 3 hatta kodlayıcı devresidir.
PINLERIN
KULLANIM
SEKLI
LS4
4
LS5
5
LS6
6
LS7
7 4
E1
LI2
A2
LI1
A1
Baglanti
Noktasi
GND
Vcc=+5V
1
16
2
15
3
5
6
7
4
L
S
1
4
8
14
13
12
11
7
10
8
9
Baglanti
Noktasi
GS
LI7
3
LS3
2
LS2
1
LS1
0
LS0
A0
LI0
PINLERIN
KULLANIM
SEKLI
Şekil 16
3. LS1-LS8 Switch ’lerini lojik 1 konumuna getiriniz.LI1-LI3 LED ’lerinin lojik 1 göstermesine
dikkat ediniz.
43
4.
LS1-LS8 Switch ’lerini giriş olarak ve LI1-LI4 ile LI8 LED ’lerini çıkış olarak kullanınız. Bu
devrenin çalışmasını not ediniz.Bir girişten fazlasının lojik 1 olması durumunda ne olduğuna
dikkat ediniz.
5. Aşağıdaki soruları cevaplayınız.Ve devrenin bağlantılarını sökünüz.
SORULAR:
1. Öncelik kodlayıcının ne olduğunu izah ediniz.
2. lojik 0 giriş ile giriş olmaması durumları arasındaki fark nedir?Açıklayınız.
DİGİTAL MULTİPLEXER:(sayısal çoğullayıcı):
Araçlar:
•
•
•
C.A.D.E.T.
74LS153 4x1 bilgi seçici/çoğullayıcı entegresi
bağlantı telleri.
Deneyin yapılışı:
1. 74LS153 entegresini C.A.D.E.T. üzerine yerleştiriniz.Devrenin toprak ve besleme
bağlantılarını yapınız.
2. Şekil 17 deki bağlantıları kurunuz.Bu devre basit bir multiplexer devresidir.
PINLERIN
KULLANIM
SEKLI
1G
LS8
B
LS4
1C3
LS3
LS2
LS1
LI8
Baglanti
Noktasi
Vcc=+5V
1
16
2
15
3
1C2 4
1C1
5
1C0
6
1Y
7
GND
8
7
4
L
S
1
5
3
14
Baglanti
Noktasi
A
13
12
11
10
9
PINLERIN
KULLANIM
SEKLI
Şekil 17
LS7
44
3. LS1-LS4 ile LS7-LS8 Switch ’lerini lojik 0 konumuna getirin ve güç kaynağını açın.
4. LS1-LS4 Switch ’lerini bilgi girişi(data input) olarak kullanın.LS7 ve LS8 Switch ’lerini ise
seçme girişleri olarak kullanın.LI8 LED ini de çıkış olarak kullanın.Devreyi çalıştırın ve
gözlemlerinizi not edin.
5. Deneyin bundan sonraki kısmında 74153 entegresini lojik AND kapısını tamamlamak için
kullanacağız.Bunu gerçekleştirebilmek için LS4 Switch ’ini lojik 1 LS1-LS3 Switch ’lerini de
lojik 0 konumunda tutmalıyız.
6. LS7-LS8 girişlerini sırasıyla A ve B olarak adlandırarak LI8 LED ’ini gözlemleyiniz ve
sonuçları not ediniz.
SORULAR:
1. 4X1 multiplexerlerin çalışmasını anlatınız.
2. 74153 entegresi kullanılarak lojik EXNOR kapısı nasıl tamamlanır?
DE-MULTİPLEXER:(TEKİLLEYİCİLER):
Araçlar:
•
•
•
C.A.D.E.T.
74LS138 3X8 decoder /de-multiplexer entegresi
bağlantı telleri.
Deneyin yapılışı:
1. 74138 entegresini C.A.D.E.T. üzerine yerleştiriniz.Besleme ve toprak bağlantılarını
gerçekleyiniz.
2. şekil 18 de görülen devre basit bir decoder devresidir.Herhangi bir decoder devresi birden fazla
enable(yetkilendirme) girişine sahip ise bu devre aynı zamanda bir de-multiplexer olarak da
kullanılabilir.LS1-LS3 girişlerini seçme uçları ve LS8’i de bilgi girişi olarak kullanıp LI1-LI8
LED ’lerini de çıkış olarak kullanın.Gözlemlerinizi yapın ve not edin.Seçilmemiş çıkışların
durumlarına dikkat edin.
45
PINLERIN
KULLANIM
SEKLI
S
E I
LN
EP
CU
TT
LS1
A
LS2
B
LS3
C
LS8
DATA INPUT
G1
LI8
Baglanti
Noktasi
1
16
2
15
3
G2A 4
G2B
Y7
GND
Vcc=+5V
5
6
7
4
L
S
1
3
8
Baglanti
Noktasi
Y0
LI1
Y1
LI2
13 Y2
LI3
Y3
LI4
Y4
LI5
Y5
LI6
Y6
LI7
14
12
11
7
10
8
9
PINLERIN
KULLANIM
SEKLI
Şekil 18
SORULAR:
1. Eğer de-multiplexer bir multiplexerin yaptığı işlemin tersini yapıyor ise 74LS138 ile seriden
paralele dönüştürme yapılabilir mi?
2. De-multiplexerler hangi tip devrelerden yapılabilirler?
46
DENEY NO: 4
DENEYİN ADI: ARDIŞIL DEVRELER
Konu: Bu deneyde MEALY ardışıl devrelerinin çalışma yapısını inceleyeceğiz.
MEALY SEQUENTİAL CİRCUİTS (MEALY ardışıl devreleri):
Mealy ardışıl devrelerinin çalışma yapısını aşağıdaki örneği gerçekleştirerek anlamaya çalışacağız.
Örnek:
X gibi bir giriş ve Z gibi bir çıkışa sahip bir MEALY ardışıl devresi , girişinde 0101 veya 1001
bilgi katarları görüldüğünde çıkışını lojik 1 yapmaktadır ve devre her 4 girişte bir kendini
resetlemektedir.Bu devreyi MULTİPLEXER ler ve D flip-flop lar ile gerçekleştiriniz.
• Devrenin mealy durum(state) diyagramını çiziniz.
• Geçiş tablosunu oluşturunuz.
• QA+, QB+,QC+ değerlerini multiplexer ile indirgeme tablosunda yerlerine koyun ve
multiplekserin girişlerine verilmesi gereken değerleri belirleyin.
• Devrenizi kurun.
Şekil 1-Devrenin MEALY durum diyagramı
47
Deney:
Araçlar:
•
•
•
•
•
•
•
3 x 7474 D tipi Flip-Flop Entegresi
4 x 74151 Multiplexer Entegresi
1 x 7404 Tersleyici(inverter) Entegresi
4 x LED
4 X 330 Ω Resistor
C.A.D.E.T
Bağlantı telleri
Deneyin yapılışı:
1. Multiplexerlerle dizayn ettiğiniz ardışık devreyi kurunuz.D Flip-Floplarının çıkışlarını
resetleyin.
2. X girişine gelen her 4 değişkende bir Z çıkışını not ediniz.Eğer Z çıkışında herhangi bir şey
görülmüyorsa ya da bir düzensizlik varsa devrenizi kontrol ediniz.
3. D flip-flopların çıkışları olan QA , QB , QC değerlerini bir tablo şeklinde kaydediniz.
Açıklama:
Uygun durum (state) sadeleştirmeleri yaparak en az eleman kullanarak devreyi kurunuz.
Şekil 2-Devrenin blok şeması
48
DENEY NO:
5
DENEYİN ADI: Analogdan Dijitale ve Dijitalden Analoğa Çeviriciler
Konu: Bu deneyde iki yönlü rampa(Dual Ramp) tipi ve sayıcı (Counter) tipi Analogdan Dijitale
çeviricilerin çalışmasını ve Genişletilmiş Direnç Ağları metodu ile Dijital- Analog Çeviricilerin
(DAC) çalışma yapısını inceleyeceğiz.
ANALOGDAN DİJİTALE ÇEVİRİCİLER (Analog to dijital Converter):
ADC ler bir sistemin analog ve dijital kısımları arasındaki başlıca bağlantı sağlayıcılardır.Başta
sensörlerden ve transducerlerden olmak üzere pek çok giriş ilk olarak analog sinyaller olarak ortaya
çıkarlar ve bu bilgilerin dijital bir sistemde işlenmeden , analiz edilmeden veya saklanmadan evvel
dijital bilgi haline getirilmeleri gerekir.ADC ler giriş sinyalini alır, onları örnekler ve sonra örneği
alınacak analog sinyal parçasının seviyesine göre kodlanmış dijital bir kelime (word) üretir.Dijital
çıkış ya seri (bir bite bir zaman ayrılmış) yada paralel (bütün bitlerin kodları aynı anda tanımlanmış)
olabilir.
Gerekli çevrim hızını ve doğruluğunu koruyarak analogdan dijitale çevrim yapmanın bir çok yolu
vardır.Bu yollardan ucuz ve çok yavaş sistemlerden ,çok hızlı ve elbette bir o kadar pahalı sistemlerde
mevcuttur.Çok yaygın kullanılan bazı ADC tipleri aşağıdakilerdir.
• Open loop system( Açık çevrim sistemler)
• Voltage to frequency (Voltajdan frekansa)
• Voltage to pulse width (Voltajdan darbe genişliğine)
• Simultaneous conversation(Aynı zamanlı çevrim)
• Closed loop system (kapalı çevrim sistemler)
• Single ramp and counter(İki yönlü rampa ve sayıcı)
• Dual ramp (iki yönlü rampa)
• Successive approximation (Arka arkaya yakınsama)
Bazı durumlarda çevirme işlemi sırasında analog girişin hazır tutulması gerektiğine dikkat ediniz.
Dual Ramp And Counter ADC:
Bu teknik Single ramp tekniği ile aynıdır fakat daha üstün performans sağlar.Entegral alıcının
lineer olmayışı kendi kendini doğrultabilmesini sağlar ve herhangi bir saat darbesi üretecine(clock
generator) gerek kalmaz.Bu sistem genellikle dijital voltmetrelerde kullanılır.İşleyişi aşağıda basitçe
anlatılmıştır.
Yapısı Şekil 1 de görüldüğü gibidir. Başlangıçta S1 ve S2 switch ’leri off durumunda ve sayıcı da
resetlenmiştir. Bunu takiben integratör girişine analog sinyalin (Vin) uygulanabilmesi için lojik switch
kontrolörü S1 switch ini çalıştırır.İntegratör çıkışı -V in/RC eğimi ile azalan bir rampa fonksiyonu
olur.Bu anda rampa fonksiyonu 0 dan negatife doğru gider.Bu süreçte 0 kontrol devresinin (zero
control ) çıkışında lojik 1
görülür.Buda AND kapısının aktif olmasını yani saat darbe
üretecinden(clock pulse generator) aldığı bilgiyi aynen sayıcıya(counter) aktarmasını sağlar.Sayıcı 12
bit için 4096 (yani 2n )sayısına ulaşıncaya kadar saymaya devam eder.Bu sayıdan sonra sayıcı
çıkışında bir artan (overflow) oluşur ve sayıcı tekrar sıfırdan saymaya başlar.Artanın Lojik Anahtar
Kontrol Devresinin girişine gelmesi ile birlikte daha önce diğer girişe gelen 0 Kontrol Devresi çıktısı
olan lojik 1 ile Lojik anahtar Kontrol Devresi durum değiştirir.Bu kez S1 anahtarı OFF konumuna ,S2
49
anahtarı da ON konumuna getirilir.Böylece İntegratör girişine Vref uygulanmış olur.Bu kez integratör
çıkışı son aldığı negatif değerden başlayarak +Vref/RC eğimi ile Vin değerine kadar artmaya
başlayacak.Artış bir rampa fonksiyonu şeklinde olacak.Bu arada Sayıcı, İntegratör çıkışı 0’ı geçinceye
kadar saymaya devam eder.Bu değer 0’ı geçince 0 kontrol devresinin çıkışı lojik 0 konumuna
geçer.Böylece AND kapısı kapanır. +Vref/RC eğimi ile artan referans rampasının negatif değerden 0
değerine ulaşması sırasında geçen zaman giriş gerilimi ile orantılıdır.Halbuki bu süre boyunca
sayıcının saydığı toplam sayı miktarı ise analog giriş ile orantılıdır.
Vin
Vref
S1
C
R
-
S2
integrator
-
+
0 kotrol
+
Lojik
Anahtar
Kontrol
Devresi
Artan
Sayici
AND
Dijital çikislar
Saat Darbe
Üreteci
S1 kapali
Baslangiç
darbesi
Sayiciya
uygulanan
darbeler
-Vin
RC
-Vref
RC
Bu süre boyunca
sayilan darbeler
analog giris ile
orantili
Sayicidan artan
çikar
S1 OFF
S2 ON
Şekil 1-Dual ramp ADC
50
ADC lerde kullanılan bazı terimlerin tanımları:
ÇEVRİM ZAMANI(conversion time):Çevrimin başlangıcı ile analog sinyalin eşdeğeri olan
dijital sinyalin tamamlanarak çıkışta görüldüğü an arasındaki süreye çevrim zamanı denir.
ÇEVRİM ORANI(conversion rate): Çevrimin yapıldığı frekanstır.Bu özellik hesaplanırken hem
çevrim zamanı hem de recovery zamanı hesaba katılır.
QUANTUM LEVEL:(Quantum seviyesi): Dijital çıkış n bit içerirken Analog 2n ayrık seviye
içerir.Quantum seviyesi dijital tasarımın 1 bit ’ine karşılık gelen analog girişin ayrık kısmıdır.
ÇÖZÜNÜRLÜK(resolution): Çeviricinin (ADC), analog girişin bitişik değerleri arasında
farklılık oluşturma yeteneğidir.Çözünürlük aynı zamanda dijital çıkışın bit sayısı, gürültü ve sistemin
nonlineerliği ile de sınırlandırılır.
Dijital-analog dönüştürücü:(Dijital to Analogue Converter(DAC)):
Eğer analog bir devreyi dijital bir devre ile sürmek istersek öncelikle çıkış sinyalini uygun bir akım
veya gerilime çevirmeliyiz.DAC(Dijital-Analog Dönüştürücü) devreleri dijital sistemler ile analog
tipteki cihazlar arasında bir arayüz görevi görürler.
Örnek olarak 3-bitlik dijital bir bilginin analog bir gerilime dönüştürülmesi gerektiğini
düşünelim.3 bitlik dijital sinyalin bütün bitleri lojik 1 konumunda ise buna karşılık gelen maksimum
analog çıkış değerinin 3.5V olduğunu düşünelim ve şekil 2 deki gibi gösterelim.Ve tablo 1 de ise
analog sinyalin 3 bitlik dijital sayının değişimi ile nasıl değiştiğini gösterelim.
Vref
Bit1
MSB
Bit2
Bit3
0
3.5V
3V
2V
1V
0V
Analog
Çikis
DAC
LSB
0
1
1
1
1
0
1
0
0
0
0
1
0
1
Analog Çikis
Şekil 2
51
Bit 1(MSB)
Bit 2
Bit 3(LSB)
ANALOG ÇIKIŞ
0
0
0
0V
0
0
1
0.5V
0
1
0
1V
0
1
1
1.5V
1
0
0
2V
1
0
1
2.5V
1
1
0
3V
1
1
1
3.5V
Tablo 1
Burada analog çıkış 0.5V’luk aralıklar ile değişmekte ve çıkış için 8 farklı analog değer mümkün.
Dönüştürülen bitlerin sayısının DAC ’ın çözünürlüğünü (resolution) belirlediği apaçık görülmektedir.
Eğer 8 bitlik bir DAC düzenlersek mümkün olan çözünürlük analog çıkış sinyaline çok daha fazla
değer verilerek 256’da 1’e kadar getirilebilir.8 bitlik bir çevirimin 3.5V’luk çıkış tam skalası için her
aralık yaklaşık 13.72mV olur.Bu da gösteriyor ki çeşitli dirençlerin doğruluğu ve anahtarlama
devreleri ve yükselteçlerdeki offset gerilimlerindeki faktörlerin sınırlanması, çevrilen bit sayısının
artmasıyla daha önemli bir hal alır.DAC ’ın her uygun giriş koduna bir çıkış verme yeteneği
MONOTONİCİTY olarak adlandırılır.
DAC oluşturmakta kullanılan en basit yöntem ağırlıklı direnç ağı (Weighted-Resistor Networks)
ve toplayıcı OP-AMP (şekil 3’de gösterilmiştir) kullanılmasıdır.Dirençlerin her biri bir ikili sayı
değerinde ağırlıklandırılmalıdır (R,2R,4R,8R gibi).Çevrilmiş olan dijital kelime dirençleri +5V’luk
gerilime bağlayan elektronik anahtarların sürülmesini sağlar. Dijital girişin 11010001 8 bitlik ikili
sayısı olması , 1,2,4,8 no’lu anahtarların +5V referans gerilimine bağlandığını gösterir.Bu durumda
toplayıcı OP-AMP ’ın çıkışında ;
Vo=Rf Vref (1+1/2+1/8+1/128)=4.08V
R
değeri görülür.
52
Rf
5K
Vref=+ 5V
MSB
S1
R
10K
S2
20K
S3
40K
S4
80K
S5
160K
S6
320K
S7
640K
S8
1.28M
O P -A M P
A nalog çikis
Vo
2.5K
LSB
Şekil 3
Benzer olarak giriş işareti 10110000 olursa çıkışta görülecek olan değer aşağıdaki gibi hesaplanır.
Vo=Rf Vref (1+1/4+1/8)=3.4375V
R
Dijital-Analog Çeviricilerde (DAC) aşağıdaki parametreler önem kazanır;
Çözünürlük(resollution):Çözünürlük çevrilen bit sayısının bir fonksiyonu ve bitişik giriş değerleri
arasında seçim yapabilme yeteneğidir
Doğrusallık(linearity):Girişin bitişik değerleri arasında oluşan analog çıkıştaki hata miktarıdır ve
genelde LSB için ±0.5 olmalıdır.
53
7/8Vr
Analog Çikis
7/8Vr
6/8Vr
6/8Vr
5/8Vr
5/8Vr
4/8Vr
4/8Vr
3/8Vr
3/8Vr
2/8Vr
2/8Vr
1/8Vr
1/8Vr
Dijital Giris
Analog Çikis
Dijital Giris
000 001 010 011 100 101 110 111
000 001 010 011 100 101 110 111
Şekil 4- İdeal DAC Karakteristiği
Şekil 5- Deneysel DAC Karakteristiği
Dijital giriş sinyalinin minimum değişimi LSB ’in 1 olduğu durum ve ∆ ise analog çıkış
sinyalindeki minimum değişim miktarıdır.
Deneylerdeki DAC çıkışı ile ideal çıkış arasındaki fark no-lineerlik hatası olarak adlandırılır.
Eğer є < (1/2) ∆ ise no-lineerlik hatası ±(1/2)LSB den ufaktır.
Eğer є > (1/2) ∆ ise no-lineerlik hatası ±(1/2)LSB den büyüktür.
Sabitleme Zamanı (Settling time): Dijital bir girişin kendisinin analog karşılığına çevrilmesi
sırasında DAC ın hız ölçüsüdür.Başka bir deyişle giriş değerinden sabit bir hale gelmesine
±(1/2)LSB’lik bir yakınlık kalıncaya kadar geçen süredir.Deneysel olarak sabitleme zamanının
ölçülmesi Şekil 6 deki gibidir.
Vo
Sonuç
Degeri
+ ½ LSB
Baslangiç
Degeri
Sabitleme Zamani
Şekil 6
54
Deney:5.1
Araçlar:
•
•
•
•
•
•
•
•
•
•
•
74LS 90 BCD sayıcı
4066 Analog anahtarlama entegresi
LM741 OP.-AMP.
74LS08 AND kapı entegresi
5 adet LED
5 adet 330Ω direnç
3 adet 100KΩ direnç
1 adet 1KΩ direnç
1 adet 22KΩ direnç
1 adet 50KΩ direnç
1 adet 1KΩ değişken direnç.
Deneyin Yapılışı:
1. Şekil 7 deki devreyi kurunuz.
2. Clock Generator( saat darbe üreteci) ün frekansını 1KHz olarak ayarlayın.
3. Ölçümler için:
• Girişe pozitif sabit bir voltaj uygulayınız.
• Start girişine Saat darbelerini uygulayınız.
• ADC çevrim işlemini gösteren meşgul LED ’inin ışığının sönmesini bekleyin
ve sonra çıkış ,LED ’lerini okuyunuz.
4. Giriş gerilimini 0 Volttan 0.1 Volt arttıra arttıra 2Volta kadar çıkarınız ve sonuçları Tablo 2 e
kaydediniz
Sorular:
1. Devrenin minimum gerilim değeri nedir?
2. Bu ölçme işlemindeki maksimum hata miktarı nedir?
3. Diğer ADC tipleri nelerdir? Her birini kısaca açıklayınız.
55
Vref=+5V
+5V
14
22K
2
50K
12K
+5V
1
3
100K
4
4066
9
8
10
100K
1K
12
+5V
7
LM741
+ 4 6
3
-5V
2
1K
11
100K
5 13
7
+5V
Mesgul
LED’i
5
11
Vcc
1
0.33K
6
2
7408
14
T
3
2R
0.33K
Baslangiç
darbesi
10
0.33K
Saat
darbeleri
7
0.33K
6
S GND 1
0.33K
R
3 S
8
9
12
1K
03
Şekil 7
02
01
00
56
BÖLÜM
NUMARA
İSİM
LABARATUVAR
DENEY
GRUP
Giriş
gerilimi(Vin)
(V)
0.0
0.1
0.2
0.3
0.4
0.5
0.6
0.7
0.8
0.9
1.0
1.1
1.2
1.3
1.4
1.5
1.6
1.7
1.8
1.9
2.0
D
C
B
Tablo 2
A
HATA
57
Deney:5.2
Deneyin yapılışı:
1. Şekil 8 da gösterilen DAC devresini kurunuz.
MSB
R/8
R
VD
R/4
+Vcc=+12V
VC
R/2
VB
2
-
7
LM741
R
VA
LSB
3
+
4
-Vcc=-12V
Şekil 8
2. Referans gerilimini olarak +12Volt olarak ayarlayınız.
3. Dijital voltmetre ile çıkış gerilimini ölçün ve Tablo 3 yi doldurun.
4. Şekil 9 de gösterilen DAC devresini kurunuz.
Vo
6
58
+5V
5
Saat
darbesi
14
2
7
+5V
1 4 8 11 14
13
2
11 D
8
7
4
9
0
C
5
B
9
12 A
1
6
4
0
6
6
12
+12V
50K
2
100K
-
7
741
10
3
200K
7
10
25K
3
9
12K
+
4
-12V
Şekil 9
5. Çıkış dalga şeklini çiziniz.Sabitleme zamanını ölçünüz.
6. DAC a ait ideal ve deneysel karakteristiklerini çiziniz.
7. ∆ ve є değerlerini bulunuz.
Sorular:
1. Deneyde kullandığımız DAC ın doğruluğu nedir? Açıklayınız.
2. Diğer DAC tipleri nelerdir?Her birini kısaca açıklayınız.
3. Çıkış şekillerini çiziniz ve sabitleme (Settling) zamanını bulunuz.
BÖLÜM
NUMARA
İSİM
LABARATUVAR
DENEY
GRUP
D
C
0
0
0
0
0
B
0
0
0
0
1
A
0
0
1
1
0
Voutput
0
1
0
1
0
6
Vo
59
0
0
0
1
1
1
1
1
1
1
1
1
1
1
0
0
0
0
1
1
1
1
0
1
1
0
0
1
1
0
0
1
1
1
0
1
0
1
0
1
0
1
0
1
Tablo 3